数电课程设计 30秒倒计时器

秒倒计时计数器设计30——数字电子计数基础课程设计

学院：计算机学院班专业班级：通信工程10-2 月年时间：201317日河南理工大学计算机学院

目录

设计要求 (3)

正文

一、倒计时器组成及原理 (3)

1.1倒计时计数器组成 (3)

1.2工作原理 (3)

二、拟定设计方案 (4)

2.1用Multisim进行仿真设计 (4)

2.2设计实现数码管显示 (4)

2.3设计555定时振荡实现秒振荡发生功能 (4)

2.4设计实现减法计数功能 (5)

2.5设计实现二位数减法计数功能 (5)

2.6设计实现反馈电路实现30秒计数功能 (5)

2.7设计实现控制电路实现启动、清零/复位和暂停/继续计数控制电路 (5)

2.7.1清零/复位电路 (5)

2.7.2暂停/继续计数电路 (6)

2.7.3启动电路 (7)

2.8设计实现闪烁报警电路 (8)

三、功能说明总结 (9)

四、课程设计小结 (9)

2

河南理工大学计算机学院

参考文献 (10)

附录：

一、电路原理图 (11)

二、元器件明细表 (11)

设计要求：

设计30秒倒计时计数器。

30秒倒计时器的设计功能要求包括：

1、具有30秒倒计时功能；

2、设置外部操作开关，控制计时器的直接清零/复位、开始和暂停/连续计数功能；

3、计时器计时间隔为1秒；

4、计时器递减计时到零时，数码显示器不灭灯，保持并闪烁光电报警。

5、计时器暂停计数时，数码管闪烁提醒；

正文：

一、倒计时器组成及原理

1.1倒计时计数器组成

倒计时计数器选用TTL集成电路，主要由秒定时振荡发生器、减法计数器、译码器、七段数码显示器、控制电路、闪烁报警电路等组成，在电路工作过程中，电路能够通过控制器实现开始计数、清零/复位、暂停/继续计数等功能，在倒计时结束保持00状态并不断闪烁提示报警，原理图如下：

3

河南理工大学计算机学院1

图

1.2工作原理；用定时器组成多谐振荡器，选取适当的电容使振荡周期为1s当电路工作时，由555控制电路通过控制减用七段数码管显示计数；两片减法计数器芯片级联组成二位数计数器，JK利用法计数器的控制端实现对电路保留、启动、清零/复位和暂停/继续计数功能的控制；端的控制实现闪烁报警功能。触发器的翻转状态特性和译码器BI/RBO

二、拟定设计方案2.1用Multisim进行仿真设计为基础的仿真工具，适用WindowsMultisim 是美国国家仪器（NI）有限公司推出的以中提供了丰富的硬件数据可供选择，它包Multisim于板级的模拟/数字电路板的设计工作。通过电路硬件描述语言输入方式，具有丰富的仿真分析能力。含了电路原理图的图形输入、可以确保设计的可以及时仿真实现电路设计功能并及时发现存在的问题进行改正，Multisim电路能够正常实现应有的功能。

2.2设计实现数码管显示

选取共阴极七段红色数码管作为显示器，译码器选择74LS48N，将译码器的LT、RBI端直接接高电平，BI/RBO也接高电平，将七段数码管的七个引脚分别接100Ω电阻后于译码器输出端相连，在译码器输入端输入电平实现了数码管显示功能。

2.3设计555定时振荡实现秒振荡发生功能

如图2，用555定时器、电容电阻组成多谐振荡发生器，C选择1uF，图中C为100nF11为仿真实验用数据，C选择10nF，电阻均为5.1kΩ，由周期计算公式：2≈1s

C）+2RR0.7T≈（1 214

河南理工大学计算机学院

2 图

设计实现减法计数功能2.474LS191N加减控制端接高电平将74LS191N加减计数器作为减法计数器芯片，U/D选用555译码器的输入端相接，脉冲接输出端与74LS48N设置为减法计数状态，将74LS191N 定时振荡电路产生的谐振脉冲，实现减法计数功能。

设计实现二位数减法计数功能2.5接高位减，将低位减计数器的进位端RCO74LS191N级联两片均设置为减法计数器的中说明按2.2CTEN端），将数码管、电阻及译码器74LS48N计数器的EN使能端（图中为连接，实现二位数减计数功能。

秒计数功能2.6设计实现反馈电路实现30输入与非门两次通过两个OB274LS191N异步置数，高位反馈输出OA、，如图3采用端（电路图中端，为实现控制功能准备，最终反馈给预制LD

与非反馈给D触发器RESET，预置0100OD；低位反馈输出OB、同高位方法实现。高位预置数端DCBA端）为LOAD 秒计数。，实现预置低位预置数端DCBA1001305

河南理工大学计算机学院

3 图

继续计数控制电路复位和暂停//2.7设计实现控制电路实现启动、清零复位电路清零/2.7.1触发器的D2输入与非门两次与非输入高、低位74LS191N的反馈信号分别通过两个端（即再反馈会LOAD复位控制电路相连，D触发器输出QRESET端，同时D端与清零/复位控制电路电阻、二极管右端，开/端均与开关J4所在清零DLD端），两个触发器的D的高电平预置数端

74LS191N74LS191N的高电平预置数与低位（如图3），高位关左端相接为高电平，的高电平预置数及DD输入接线位置相同，使得开关闭合前高低位74LS191N与预置端实现清零和复LD为低电平，从而控制的高电平预置数及闭合后高低位74LS191ND 位功能。为控制开关，闭合清零，开启复位。复位控制电路，控制电路为清零，如图4J4/J46

河南理工大学计算机学院