智能传感器模块设计

第三章 智能传感器模块硬件结构设计

3.1硬件系统结构

智能传感器模块（STIM）原理框图如图3-1所示，主要包括：变送器阵列模块、信号调理模块、多通道数据采集模块、TEDS模块及TII智能接口等部分。为了增强系统的集成度，设计采用了集成式的片上数据采集系统ADuC812。传感器的输出信号经调理模块放大调理，输入至 ADuC812片内的多通道ADC， ADC对相应通道模数转换后，存储于RAM中，然后通过TII智能接口将数据读入NCAP。为了方便TEDS内容的升级与更新，系统采用异步串行口来下载电子数据表格至ADuC812的片内Flash。此外，异步串行口还可用来下载和调试用户程序，方便系统开发。

图3-1智能传感器模块原理框图

STIM模块的传感器单元以温度传感器AD590为核心，从传感器出来的信号通过信号调理通道输入至ADuC812内部的多路ADC。系统硬件电路图如图3-2所示。

图3-2系统硬件电路图

3.2 片上系统ADuC812

3.2.1 ADuC812一般说明

ADuC812是全集成的高性能的12位数据采集系统，它在单个芯片内集成了高性能的自校准多通道ADC，两个12位ADC以及可编程的8位(与805l兼容)MCU。

片内8KB的闪速／电擦除(F1ash／EE)程序存储器，640字节的闪速／电擦除数据存储器以及256字节数据RAM，均由可编程内核控制。

另外MCU具有包括看门狗定时器、电源监视器和ADC DMA功能，为多处理器接口和I／O扩展提供了32条可编程的I／O线、I2C兼容的SPI和标准UART串行口I／O等。

MCU内核和模拟转换器二者均有正常、空闲和掉电工作模式，有适合于低功率应用的灵活电源管理方案。在工业温度范围内，有3V和5V两种规格电压工作器件可供选择。它有52条引脚，用扁平塑料四方形封装。ADuC812数据采集系统芯片功能框图见图3-3。

图3-3 ADuC812数据采集系统芯片功能框图 3.2.2 ADuC812的特点:

☆模拟I/O:

8通道，高精度12位ADC；

片内40ppm/℃电压基准；

高速200kHz；

两个12位电压输出DAC；

片内温度传感器功能。

☆存储器:

8KB片内闪速/电擦除程序存储器；

640字节片内闪速/电擦除数据存储器；

片内电荷泵(不需要外部Vpp)；

256字节片内数据RAM；

16MB外部数据地址空间；

64KB外部程序地址空间。

☆与8051兼容的内核:

额定工作频率12MHz(最大16 MHz)；

3个16位定时器/计数器；

32条可编程的I/0线；

高电流驱动能力端口；

9个中断源，2个优先级。

☆电源:

用3V或5V电压工作；

正常、空闲和掉电3种工作模式。

☆片内外围设备:

UART串行I/0；

两线(与I2C兼容)和SPI串行I/0；

看门狗定时器；

电源监视器。

图3-4 ADuC812的引脚排列图

3.2.3 引脚排列与引脚说明

Aduc812的封装形式为52针表面贴装，其引脚排列如图4所示，各个引脚的说明如表3-1所示。

符号 类型 功能

DV DD P 数字正电源电压，额定值为+3V 或+5V A V DD P 模拟正电源电压，额定值为+3V 或+5V

C REF I

片内基准的去耦引脚，在此引脚和AGND 之间连接0.1uF 的电容 V REF I/O

基准输入/输出，此引脚通过串联电阻连接至内部基准电压，是模拟数字转换器的基准源。额定内部基准

电压为2.5V 且出现在此引脚（当ADC 或DAC 外围设备被使能时）。此引脚可由外部基准过驱动 AGND G 模拟地，模拟电路的基准点

P1.0~P1.7 I

端口1仅为8位输入端口，与其他端口不同，端口1

缺省为模拟输入端口，为了把这些端口的任一个引脚

配置为数字输入，应把“0”写至端口。端口1引脚是多功能和共享的 ADC0~ADC7 I

模拟输入，8个单端模拟输入，通过特殊功能寄存器

ADCCON2进行通道选择

T2 I

定时器2数字输入，输入至定时器2，当被使能时，

对应于T2输入的1至0的跳变，计数器2计数 T2EX I

数字输入，计数器2捕获/重载触发，或计数器2加/

减控制输入 SS I SPI 接口的从属选择输入

SDATA I/O

用户可选，I2C 兼容输入/输出引脚或SPI 数据输入/输出引脚 SCLOCK I/O I2C 兼容串行时钟引脚或串行接口时钟

MOSI I/O 用于SPI 串行接口的主输出/从输入数据I/O 引脚 MISO I/O 用于SPI 串行接口的主输入/从输出数据I/O 引脚 DAC0 O DAC0电压输出 DAC1 O DAC1电压输出

RESET I

数字输入，当振荡器运行时．此引脚上长达24个主时钟周期的离间平可使器件复位

P3.0~P3.7 I/O 端口3是具有内部上拉电阻的双向口。对端口3写1使其引脚被内部上拉电阻拉至高电平，在此状态下它

们可被用作输入。由于内部上拉电阻，被外部拉至低

电平的端口3引脚将提供电流。端口3引脚也包括各种辅助功能 RXD I/O

串行（UART ）端口的接收数据输人(异步)或数据输

入／输出(同步) TXD O

串行(UART)端口的发送数据输出(异步)或时钟输出

(同步) INT0 I 中断0可编程为边沿或电平触发中断输入，它可以被

编程至两个优先级之一。此引脚也可用作定时器0的

门控输入端 INT2 I 中断1可编程为边沿或电平触发中断输入，它可以被

编程至两个优先级之一。此引脚也可用作定时器0的

门控输入端 T0 I 定时器／计数器0输入 T1 I 定时器／计数器1输入

CONVST I 当转换启动被使能为外部控制时，ADc 模块的转换启动逻辑输入．低电平有效。此输入端低电平至高电

平跳变将把跟踪／保持置为保持方式并启动转换 WR O

写控制信号，逻辑输出。把来自端口0的数据字节锁

存入外部数据存储器 RD O

读控制信号，逻辑输出。允许外部数据存储器送至端

口0 XTAL2 O 内部时钟振荡器的倒相放大输出

XTAL1 I

外部时钟输入，至时针振荡器的倒相放大器和内部时钟产生器电路 1 DGND G 数字地，数字电路的地基准点

P2.0~P2.7 （A8~A15） （A16~A23）

I/O

端口2是具有内部上拉电阻的双向端口。对端口2写

1使其引脚被内部上拉电阻拉至高电平，在此状态下它们可被用作输入，由于内部上拉电阻，被外部拉至低电平的端口2引脚将提供电流。端口2在从外部程序存储器取指期间内发出高地址字节，在访问24位外部数据存储器空间时发出中和高地址字节