数据选择器实验报告记录

数据选择器实验报告记录

————————————————————————————————作者：————————————————————————————————日期：

实验三 数据选择器

实验人员： 班号： 学号：

一、实验目的

(1) 熟悉并掌握数据选择器的功能。

(2) 用双4选1数据选择器74LS153设计出一个16选1的数据选择器。 (3) 用双4选1数据选择器74LS153 设计出一个全加法器。

二、实验设备

数字电路实验箱，74LS00，74LS153。

三、实验内容

(1) 测试双4选1数据选择器74LS153的逻辑功能。

74LS153含有两个4选1数据选择器，其中A 0和A 1为芯片的公共地址输入端，V cc 和GND 分别为芯片的公共电源端和接地端。Figure1为其管脚图：

Figure 1

1Q =A 1A 0̅̅̅̅̅̅̅1D 0+A 1̅̅̅A 0∙1D 1+A 1A 0̅̅̅∙1D 2+A 1A 0∙1D 3

2Q =A 1A 0̅̅̅̅̅̅̅2D 0+A 1̅̅̅A 0∙2D 1+A 1A 0̅̅̅∙2D 2+A 1A 0∙2D 3

按下图连接电路：

Figure 2

(2) 设某一导弹发射控制机构有两名司令员A 、B 和两名操作员C 、D ，只有当两名司令员均同意发射导弹攻击目标且有操作员操作，则发射导弹F 。利用所给的实验仪器设计出一个符合上述要求的16选1数据选择器，并用数字电路实验箱上的小灯和开关组合表达实验结果。

思路： 由于本实验需要有四个地址输入端来选中16个数据输入端的地址之中的一个，进而实现选择该数据输入端中的数据的功能，即16选1。而公共的A 0、A 1两个地址输入端和S 使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）一共可以提供三个地址输入端，故需要采用降维的方法，将一个地址输入隐藏到一个数据输入端D x 中。本实验可以降一维，也可以降两位。由于两位比较复杂，本实验选择使用降一维的方式。 做法： 画出如应用题中实现所需功能的卡诺图：

00 01 11 10

00 01 0 0 0 0 0 0 1 0 11 0 0 1 0 10

1

将D 降到数据输入端中。对应的卡诺图如下： 00 01 11 10

0 1

0 0 D 0 0

1

按上述卡诺图连接电路，用开关控制送给各输入高低电平。其中，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；A 、B 、C 、D 分别为题中的两个司令员的同意情况和两个操作员的操作情况；F 为导弹发射情况，将F 接到小灯上即可。电路如Figure 3所示（图中C x 即D x ，后面的图均为如此）：

A B C D

C A B

Figure 3

(3) 用74LS00与74LS153设计一位全加器，并用数字电路实验箱上的小灯和开关组合表达实验结果。 一位全加器的功能如下面两个卡诺图所示。其中A 、B 分别表示被加数和加数，CI 表示低位向本位的进位，S 表示运算结果，CO 表示向高位的进位。 S: CO:

0 1

0 CI CI

̅ 1 CI

̅ CI

经分析，此全加器有三个输入，而公共的A 0、A 1两个地址输入端和S 使能端（用于片选，已达到分片工作的目的，进而扩展了一位输入）刚好一共可以提供三个地址输入端。故按上面的卡诺图，分析后应采用下面的端口解法：

A 1↔

A ，A 0↔B

1D o ↔CI ，1D 1↔CI

̅，1D 2↔CI ̅，1D 3↔CI ，1Q ↔S 2D o ↔0，2D 1↔CI

̅，2D 2↔CI ，2D 3↔1，2Q ↔CO

按上面的接法连接电路。用开关控制送给各输入高低电平，“1”表示高电平，“0”表低电平，均由开关上下拨动来控制；CI 表示低位送进来的进位信号，A 、B 分别表示被加数和加数；S 和CO 分别表示加法结果和向高位的进位信号。电路如Figure 4所示：

0 1 0 1 0 CI CI 1 B

A

A

B

Figure 4

四、实验结果

(1) 测试双4选1数据选择器74LS153的逻辑功能：

用“0”表示低电平（或小灯灭），“1”表示高电平（或小灯亮），将结果记录如下：

1S A0A11Q

0 0 0 1D0

0 0 1 1D1

0 1 0 1D2

0 1 1 1D3

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 0

2S A0A12Q

0 0 0 2D0

0 0 1 2D1

0 1 0 2D2

0 1 1 2D3

1 0 0 0

1 0 1 0

1 1 0 0

1 1 1 0

(2) 设计出一个符合题目要求的16选1数据选择器

用“0”表示低电平（或小灯灭），“1”表示高电平（或小灯亮），将结果记录如下：

A B C D F

0 0 0 0 0

0 0 0 1 0

0 0 1 0 0

0 0 1 1 0

0 1 0 0 0

0 1 0 1 1

0 1 1 0 1

0 1 1 1 1

1 0 0 0 0

1 0 0 1 1

1 0 1 0 1

1 0 1 1 1

1 1 0 0 0

1 1 0 1 1

1 1 1 0 1

1 1 1 1 1

由上面的真值表可得，此电路可以满足所要求设计出的逻辑功能。

(3) 设计一位全加器

用“0”表示低电平（或小灯灭），“1”表示高电平（或小灯亮），将结果记录如下：

A B CI S CO

0 0 0 0 0

0 0 1 1 0

0 1 0 1 0

0 1 1 0 1

1 0 0 1 0

1 0 1 0 1

1 1 0 0 1

1 1 1 1 1

由上面的真值表可得，此电路可以满足所要求设计出的逻辑功能。

五、故障排除

在实验(1)中，发现所连接电路和预期的逻辑功能不一致。在检验了导线与小灯都正常后，发现将芯片的管脚接错了，误将Q与D0接错地方。分析原因，是由于芯片管脚设置的位置与管脚图上面不一致，两侧均有两个管脚接口。