第三章 集成触发器

空翻
假设起始Q=0 & &
0
&
&
1
01
0 1
1
2013-7-4
0
CP
1
0
15
克服不定状态的措施：
同步D触发器 同步JK触发器
2013-7-4
16
3.2.2 同步D触发器 （D锁存器）
Q
Q
& SD &
& Q RD & S 1D C1 R Q
1
CP D
SD D CP RD
逻辑图
2013-7-4
逻辑符号
数字电子技术基础
蓝其高
2013-7-4
1
绪论 第1章 第2章 第3章 第4章 第5章 第6章
逻辑门电路 组合逻辑电路 集成触发器 时序逻辑电路 脉冲波形的产生与变换 数/模和模/数转换
2013-7-4
2
第3章 集成触发器
时序电路现时的输出不仅取决于现时的输入,还取决 于电路原来的状态。也就是说，时序电路能记住电
2013-7-4 28
3.4 边沿触发器
为了避免CP=1期间输入控制电平不许改变的限制， 采用边沿触发方式。 特点: 触发器只在时钟跳变时刻发生翻转，而在CP=1或 CP=0期间，控制端的任何变化都不影响输出。 没有空翻现象，也没有一次变化现象。 TTL维持阻塞D触发器 边沿触发器 利用门电路传输延迟时间的边沿JK触发器 结构 CMOS边沿触发器
主从RS触发器，在CP=1期间，若S、R发生过多次化， 则主触发器也跟着多次变化，CP负跳瞬间触发器状态要 由主触发器在CP=1期间最后一次变化的状态来确定。
主从JK触发器存在一次变化现象：在CP=1期间，若J、 K发生过多次化，则主触发器只有可能变化一次。CP负 跳瞬间触发器状态要由主触发器那一次变化的状态来确 定。 ——主从触发器要求在CP=1期间输入信号不许改变
S
R
S D CP
R
33
四人抢答电路 四人参加比赛，每人一个按钮，其中一人 先按下按钮，相应的指示灯亮。此后，其 它钮再按下,不起作用。
2013-7-4
34
VCC 4Q
4Q
4D
3D
3Q
3Q CP
Q
CLR
CP
Q
D D
Q
CP
Q
CLR
CLR
CP
D
D
CP
CLR
Q
Q
Q
Q
CR
1Q
1Q 1D
2D
2Q 2Q
GND
在CP=1期间，若输入控制信号SR多次变化，输出状态 Q也多次翻转变化。尤其CP脉冲较宽时，触发器产生空翻 的可能性更大。 这种电平触发的RS触发器在接成计数状态（T′触发 器）时，也会产生空翻现象，造成不能正常计数。
2013-7-4
14
电平触发
1 Q 0
1
0 1
0
Q
RS-FF的 计数状态 T′触发器
19
功能表
CP 0 J × 0 0 1 1 1 0 1 K × 0 1 Qn 0 1 0 1 0 1 0 1 0 1 Q n+1 Qn Qn 0 1
Qn
功能 保持 保持 置0 置1 翻转
特性方程
Qn 1 JQn KQn
2013-7-4
20
作业 四 1，2，3
2013-7-4
21
3.3 主从触发器
动作特点：
前沿处，接收 SR数据，F主随 之翻转。 后沿处， F主 输出传递到F从 使之翻转。 延迟 输出
Q
┌
C1 1R
CP
在CP=1的全部时间里输入信号 都对主触发器起控制作用
逻辑符号：
Q
┌
1S
CP边沿 处翻转 CP负沿 处翻转
25
S
2013-7-4
CP
R
——主从型负沿触发
3.3.2 主从JK触发器
t1 t2
UB
原因：机械开关抖动
8
消抖动措施：
+5V t2
动触点
UA
t1
t2
A
&
Q
UB
Q
t1
&
Q Q
B
2013-7-4
9
3.2 同步触发器
基本触发器 基本RS，无时钟，输入信号直接控制 RS D JK T T’ 时钟触发器 电平触发 主从触发 边沿触发 电路结构
触发器
逻辑功能
触发方式
同步RS 主从
SD 0,直接置1 R D 0,直接置0
2013-7-4
Qn 1 S RQn SR 0约束条件
12
SD R D 0,不许
波形举例
置位
复位
使输出全为1
CP S R Q
Q
2013-7-4 13
CP撤去后 状态不定
同步RS触发器的存在问题
存在不定状态 存在空翻现象：
Q
Q 0或1 0或1 0或1 0或1
? & & ? ? ?
RD
1 1 0 0
SD
1 0 1 0
保 持 置1 置0 不 许
低电平有效
两个输入端: SD 、 D R SD : 置1端（置位端） R D : 置0端（复位端）
功能表
SD R D
1 0 1 0 1 1 0 0
Qn
× × ×
2013-7-4
×
Q n 1 Qn 1 0 1*
S=J Q n =0 0 1 0 1 R=KQn=K 保持 置0 保持 置0
J K 0 0 1 1 0 1 0 1
CP=1时,若Qn=0,主触发器只能接收置1 CP=1 输入信号：J=0→1包括JK=10、11，使 主触发 SR=10，主触发器翻转为1。一旦翻转 器次态 了，即使JK再变化，它的1态也不能再 回到0态(因为反馈信号仍未改变)。
CP=1时,若Qn=1,主触发器只能接收置0 输入信号：K=0→1包括JK=01、11，使 SR=01，主触发器翻转为0。一旦翻转 了，即使JK再变化，它的0态也不能再 回到1态(因为反馈信号仍未改变)。
——要求在CP=1期间输入信号不许改变
2013-7-4 27
主从FF小结
主从触发器分两步动作。一个CP只翻转一次，没有空翻 现象。 在CP=1的全部时间里输入信号都对主触发器起控制作用。 主从RS触发器存在不定状态。
Q
74LS74 C1
1D
Q
S
R
S D D CP
RD
2013-7-4
31
集成维持阻塞D触发器CT74LS74 功能表：
S D RD
CP
D 0
Qn 0 1 0 1 0 1 × × ×
Qn+1 0 1 Qn 0 1 1* 置0 置1
功能 输出与输入 相同Qn+1=D
↑ 1 1 1 0,1,↓ × 1 0 0 1 0 0 × × × × × ×
17
功能表
CP 0 D × 0 1 1 Qn 0 1 0 1 0 1 Q n+1 Qn 0 1
功能 保持 置0
Qn+1=D
置1
特性方程
Qn+1=D
2013-7-4
18
3.2.2 同步JK触发器
Q Q
& SD &
& Q RD & 1J C1 1K Q
J J CP K
CP K
逻辑图
2013-7-4
逻辑符号
74LS175管脚图
2013-7-4 35
+5V 1D S1~S4
2D 3D
4D
CLR CP
1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q
&1
0
1
R2×4
74LS175
R1×4
&3 清零
0
Q端全0 LED都不亮
赛前先清零
2013-7-4
&2
Q 端全1
与门3开启
36
1
CP
+5V
按下 1D 2D 3D
S
R
CP
2013-7-4
23
工作过程（2）
Q
& &
Q
F从
& &
Q
&
Q
& 1
1
F从 打开 F主 在CP负跳沿前最 后一刻的输出被送到 F从 的输入。 F从 立即 随之改变。 F主 关闭 F主 不再随SR而 变化。
F主
& &
S
R
CP
0
2013-7-4
24
结论：主从触发器来一个CP 只能翻转一次。
S D J CP K R D
2013-7-4
39
下降沿触发双JK触发器CT74LS112 功能表：
S D RD
74LS175
S1~S4
4D
CLR CP
1Q 1Q 2Q 2Q 3Q 3Q 4Q 4Q
&1
&2
1 0
R2×4
LED1点亮
1
与门3被封
R1×4 假设S1先按下
2013-7-4
&3
1Q 0
0 其余三个选手被封 CP
37
3.4.2 边沿JK触发器
一、逻辑功能 逻辑符号：
Q
C1
Q
1J
1K
D CP K
负沿 触发
Q
Q
S JQn
R KQn
CP J K S R Q n Q n+1 功能 0 触发信号不起作用 非↓ ×× ×× Qn 1 保持原态 0 0 0 0 0 保持 Qn 0 0 1 0 0 0 置0（复位） 0 1 0 0 1 1 Q n+1 =J 1 0 0 置1（置位） 1 0 1 0 0 1 Q n+1 =J 1 0 0 1 n Q 1 1 翻转(计数) 0 1 1 0
2013-7-4 6
二、工作波形举例
设初始状态为“0”，试画出对应的Q及Q的波形图。
SD RD
& &
Q
Q
Q
RD
SD
Q
状态不定
2013-7-4 7
三、应用举例 ——脉冲消抖动电路
5V 5V
产生波形
0V
及
0V
t1
t2
+5V
理想
t2 动触点 t1 B（常断）
2013-7-4
UA UB
A（常通）
实际
UA
功 能 保 持 置 1 置 0 不 许
两个输出端： Q 、 Q Q=1， 0：触发器处于“”态 Q 1 Q=0， 1：触发器处于“0”态 Q
约束条件:SD RD 1
5
结论 1. 基本 RS触发器是双稳态器件，有“1”态和 “0”态两个稳态。只要令RD=SD=1，触发器 即保持原态。稳态情况下，两输出端互补。 一般定义Q为触发器的状态。 2. 在控制端加入负脉冲，可以使触发器状态翻转 变化。SD端加入负脉冲，使Q=1，SD称为“置 位”或“置1”端。RD端加入负脉冲，使Q=0， RD称为“复位”或“置0”端、“清0”端。但 SD、 RD不允许同时输入有效电平，否则，SD、 RD同时从00变回11时，触发器状态不定。
&
&
F从
& &
Q
&
Q
& 1
F主
&
S
&R
J
K
CP
2013-7-4
26
主从JK触发器的一次变化现象
——原因在于F主的反馈来自F从的输出
CP=1 从触发 器初态
Qn=0
Qn=1
Q n =1
S=J Q n =J 0 0 1 1 0 0 0 0 R=KQn=0 保持 保持 置1 置1 0 0 0 0
Q n =0
——克服同步触发器的空翻现象 3.3.1 主从RS触发器
Q
& &
Q
F从
& &
反相，不能 同时工作
互补脉冲
Q
&
Q
& 1
Q
┌
1S
Q
┌
C1 1R
F主
& &
S
CP
R
S
2013-7-4
R
CP
逻辑图
逻辑符号
22
工作过程（1）
Q
& &
Q
F从
& &
F从 关闭
Q
&
Q
&
1
0
F主
& &
F主 打开
1
F主 在CP正 跳沿那一刻 开始接收SR， 受之控制， 翻转状态， 但F从 不变。
路的原有状态。这种忆功能是靠“双稳态触发器”
（flip-flop)来实现的。所以在讨论具体时序电路 之前，要先介绍触发器F-F。
2013-7-4
3
3.1 基本RS触发器
一、基本RS触发器的电路结构与工作原理
Q 反馈 Q Q Q
&
&
SD
RD
低电平 触发
SD RD
置位端
复位端
2013-7-4
4
记忆功ห้องสมุดไป่ตู้的实现
n
功能 触发信号不起作用 保持原态 保持 置0（复位）
Qn 0 1 1*
时钟控制：只有CP=1 时，输出端状态才能 改变 电平触发：在CP=1时, 控制端S或R输入高电平 时,输出端状态才改变
Q n+1 =S
置1（置位）
Q n+1 =S
不定
特性方程
*S=R=1的1状态同时消失以后，或CP回到0以后，状态不定
Q n+1 Qn Qn 0 1
Qn
功能表：
CP J 0，1， ×
K × 0 1 0 1
↑
0 0 ↓ 1 1
2013-7-4
Qn 0 1 0 1 0 1 0 1 0 1
功能 保持 保持 置0 置1 翻转
38
二、集成边沿JK触发器 1、下降沿触发双JK触发器CT74LS112 引脚图 逻辑符号
Q
Q
74LS112 C1 1K R S 1J
2013-7-4
29
3.4.1 维持阻塞Ｄ触发器 一、逻辑功能 逻辑符号：
1D
Q
C1
Q
边沿 触发
D
CP
n
功能表：
CP D 0 ↑ 1 0,1,↓ ×
2013-7-4
正沿 触发
Q
n+1
Q 0 1 0 1 0 1
功能 置0 置1 输出与输入 n+1 相同Q =D
0 1 Qn
状态不变
30
二、集成维持阻塞双D触发器CT74LS74 引脚图 逻辑符号
维持阻塞
2013-7-4
10
3.2.1 同步RS触发器
Q Q
&
&
直接置0 或置1
SD
& &
基本RS RD 控制电路
Q
Q
S 1S C1 1R R
S
R CP
SD S CP R RD
时钟信号
逻辑图
2013-7-4
逻辑符号
11
功能表
CP 0 S R ×× 0 0 0 1 1 1 0 1 1 Qn 0 1 0 1 0 1 0 1 0 1 Q n+1 Q
保持 异步置0 异步置1 不许
2013-7-4
32
三、D触发器应用实例 多路控制的开关电路
Q
Q
CC4013 C1
1D
2013-7-4
CC4013的一个D 触发器接成计数方式，其Q端输出接 三极管VT基极，控制VT管的饱和导通（开）和截止 （关），进而控制继电器K的工作。多路按钮开关 S1~S3并接于电源与CP之间，按下S1~S3任意一个，则 CP由0变1（Q翻转），再松开则CP由1变0 。想Q再翻 转，只要再按下任意一键。