6集成讲义触发器及其应用电路设计与计数译码显示电路
计数器及其译码显示电路设计
计数器及其译码显示电路设计一、引言计数器及其译码显示电路是数字电路中常见的模块，广泛应用于计数、测量、定时等领域。
本文将介绍计数器及其译码显示电路的设计原理和实现方法。
二、计数器的基本原理计数器是一种能够在一定范围内按照规定的步长进行累加或累减操作的电路。
常见的计数器有二进制计数器和十进制计数器两种。
1.二进制计数器二进制计数器是指能够在二进制数字系统中进行累加或累减操作的电路。
其基本原理是通过触发器来实现数据存储和状态转移，以达到累加或累减的目的。
常见的二进制计数器有同步计数器和异步计数器两种。
同步计数器是指所有触发器都在同一个时钟脉冲下进行状态转移，因此具有较高的稳定性和精度。
异步计数器则是指每个触发器都有自己独立的时钟输入，因此具有较高的速度和灵活性。
2.十进制计数器十进制计数器是指能够在十进制数字系统中进行累加或累减操作的电路。
其基本原理是通过将二进制计数器的输出信号转换为十进制数字系统中的数字，以达到实现十进制计数的目的。
常见的十进制计数器有BCD计数器和二进制-BCD码转换器两种。
三、译码显示电路的基本原理译码显示电路是一种能够将数字信号转换为对应的字符或图形信号进行显示的电路。
常见的译码显示电路有BCD-7段译码器和BCD-10段译码器两种。
1.BCD-7段译码器BCD-7段译码器是指能够将4位二进制代码转换为对应的7段LED数字管显示信号的电路。
其基本原理是通过查表法将4位二进制代码映射到对应的7段LED数字管上，以实现数字信号到字符信号的转换。
2.BCD-10段译码器BCD-10段译码器是指能够将4位二进制代码转换为对应的10个LED 灯管显示信号的电路。
其基本原理与BCD-7段译码器相似，不同之处在于需要额外添加3个LED灯管用于表示“.”、“-”和“+”等符号。
四、计数器及其译码显示电路设计实例下面以一个4位同步二进制计数器及其对应的BCD-7段译码器为例，介绍其设计过程。
电子课件电子技术基础第六版第六章门电路及组合逻辑电路可编辑全文
逻辑函数除可以用逻辑函数表达式（逻辑表达式）表示以 外，还可以用相应的真值表以及逻辑电路图来表示。真值表 与前述基本逻辑关系的真值表类似，就是将各个变量取真值 （0 和 1）的各种可能组合列写出来，得到对应逻辑函数的真 值（0 或 1）。逻辑电路图（逻辑图）是指由基本逻辑门或复 合逻辑门等逻辑符号及它们之间的连线构成的图形。
TTL 集成“与非”门的外形和引脚排列 a）外形 bOS 集成门电路以绝缘栅场效应管为基本元件组成， MOS 场效应管有 PMOS 和NMOS 两类。CMOS 集成门电路 是由 PMOS 和 NMOS 组 成的互补对称型逻辑门电路。它具 有集成度更高、功耗更低、抗干扰能力更强、扇出系数更大 等优点。
三、其他类型集成门电路
1. 集电极开路与非门（OC 门） 在这种类型的电路内部，输出三极管的集电极是开路的， 故称集电极开路与非门，也称集电极开路门，简称 OC 门。
OC 门 a）逻辑符号 b）外接上拉电阻
74LS01 是一种常用的 OC 门，其外形和引脚排列如图所 示。
74LS01 的外形和引脚排列 a）外形 b）引脚排列
2. 主要参数 TTL 集成“与非”门的主要参数反映了电路的工作速度、抗 干扰能力和驱动能力等。
TTL 集成“与非”门的主要参数
TTL 集成“与非”门具有广泛的用途，利用它可以组成很多 不同逻辑功能的电路，其外形和引脚排列如图所示。如 TTL“ 异或”门就是在 TTL“与非”门的基础上适当地改动和组合而成 的；此外，后面讨论的编码器、译码器、触发器、计数器等 逻辑电路也都可以由它来组成。
计数、译码、显示电路
（3）12 归 1 计数器设计
【由 74LS290 构成】 思路： 先构造 12 进制计数器，再由七段显示器对应显示 1~12 。
态序
0 1 2 3 4 5 6 7 8 9 10 11
输入
输出
EDCBA
EO
DO
CO
BO
AO
00000
0
0
0
0
1
00001
0
0
0
1
0
00010
0
0
0
1
1
00011
0
0
1
0
CP
0
↑1↑1↑ Nhomakorabea1
↑
1
↑
输入
输出
EP
ET
D3
D2
D1
D0
Q3
Q2
Q1
Q0
x
x
x
x
x
x
x
0
0
0
0
0
x
x
DC
B
A DCB
A
1
0
x
x
x
x
x
Q3
Q2
Q1
Q0
1
x
0
x
x
x
x
Q3
Q2
Q1
Q0
1
1
1
x
x
x
x
状态码加 1
（3）七段译码器 74LS48 功能表 特点: 灯测试 LT： 低有效，显示 8 消隐输入 BI： 低有效，不显示 锁 存 LE： 高有效，LE=1 锁存，显示数字不变。
B2
B1
B
B=AB1+
电子线路实验-数电-2019
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
D0D D 10 D21 D30 D4D D50 D61 D7D
三、集成触发器
实验目的
1. 熟悉常用触发器的基本结构及其逻辑功能。 2. 能用触发器设计基本的时序逻辑电路。
实验所用仪器、设备
• 万用表 • 直流稳压电源 • 函数信号发生器 • 双踪示波器 • 数字电路实验板
实验说明
2．用3-8译码器实现函数：F1 m(1,4,6) F2 m(1,2,4,5,6,7)
3．用8选1数据选择器74LS151实现函数
F ( A ,B , C ,D ) m ( 0 , 4 , 5 , 8 , 1 2 , 1 3 , 1 4 )
• （二）扩展命题 3.用3-8译码器74LS138和门电路设计一个数字显 示报警电路。 要求：
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
II
4
3
I 2
I 1
I 0
K 1
K KKKK KK
2
3
4
5
6
7
计数、译码和显示电路
实验计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C 、D 为BCD 码输入，a~g 为七段译码。
CD4511的逻辑功能如表所示。
LED 数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“V oltage”栏改成“10”V，再点击下方“确定”按钮退出。
16课时--数电实验讲义(2015-7-2)(1)课案
TPE-D型系列数字电路实验箱数字电子技术实验指导书信息学院2015 年7 月目录第一部分基础实验实验一门电路逻辑功能测试┄┄┄┄┄┄┄┄┄┄┄┄┄ 1 实验二组合逻辑电路（逻辑运算及全加器）┄┄┄┄┄┄┄5 实验三交通灯报警电路(M u l t i s i m)┄┄┄┄┄┄┄┄┄┄┄┄┄8 实验四组合逻辑功能器件的应用┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄9 实验五集成触发器的逻辑功能测试┈┈┈┄┄┈┈┈┈┈12 实验六计数、译码、显示综合实验┄┄┄┄┄┈┈┈┈┈┈┄15 实验七555时基电路的应用┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄17 实验八D/A、A/D转换器┄┄┄┄┄┄┄┄┄┄┄┄┄┄22第二部分设计性实验题目1编码译码显示电路的设计┄┄┄┄┄┄┄┄┄┄┄┄┄27 题目2奇/偶校验电路的设计┄┄┄┄┄┄┄┄┄┄┄┄┄┄27 题目3巡回检测电路┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄27 题目4声控开关的设计与制作┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目5篮球竞赛24秒定时电路┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目6电子密码锁┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目7简易频率计的设计┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄28 题目8多功能数字钟┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄29附录一设计性实验报告格式┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄┄30 附录二本讲义所用集成块管脚排列图及部分真值┄┄┄┄┄┄┄┄┄┄┄31数字电路实验注意事项1．每次实验前，必须预习，并自行设计实验原始记录表格，提交预习报告。
2．每次实验完毕，须做好实验原始记录；关闭所有仪器的电源，关闭电源插座板上的开关；整理实验台，并在学生实验记录本上签名，并记录仪器使用情况。
该项工作作为部分成绩记入实验总成绩。
最后，经老师同意方可离开实验室。
3．做好实验总结报告，准时在下次实验时提交。
4．拨插芯片请使用专用工具，在把芯片插入插座之前，请用镊子将芯片管脚修理整齐，拨芯片须使用起拨器。
2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案(试卷A)
院系： 专业班级： 学号： 姓名： 座位号：XXX 大学2020—2021学年非毕业班集成电路设计与集成系统专业《数字逻辑电路》期末考试题及答案（试卷A ）题 号 一 二 三 四 五 总分 评卷人 分 值 20 20 10 20 30 100得 分得 分一、 选择题;（每小题2分，共20分）。
1、将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（ ）。
A 、采样；B 、量化；C 、保持；D 、编码；2、8个输入端的编码器按二进制数编码时，输出端的个数是教研室主任审核(签名)： 教学主任(签名)：课程代码： 适用班级：命题教师：任课教师：院系： 专业班级： 学号： 姓名： 座位号：（ ）。
A 、2个；B 、3个；C 、4个；D 、8个；3、下列电路中，不属于组合逻辑电路的是（ ）。
A 、译码器；B 、全加器；C 、寄存器；D 、编码器；4、CMOS 数字集成电路与TTL 数字集成电路相比突出的优点是（ ）。
A 、微功耗；B 、高速度；C 、高抗干扰能力；D 、电源范围宽；5、指出下列各式中哪个是四变量A 、B 、C 、D 的最大项（ ）。
A 、ABC ；B 、A+B+C+D ；C 、D ABC ； D 、B AC ；6、同步时序电路和异步时序电路比较，其差异在于后者（ ）。
院系： 专业班级： 学号： 姓名： 座位号：A 、没有触发器；B 、没有统一的时钟脉冲控制；C 、没有稳定状态；D 、输出只与内部状态有关；7、两片74LS290芯片扩展而成的计数器，最大模数是（ ）。
A 、80；B 、20；C 、54；D 、100；8、由与非门组成的基本RS 触发器不允许输入的变量组合S 、R 为（ ）。
A 、1==S R ； B 、10==S R 、； C 、01==S R 、；D 、==S R ；9、逻辑函数的表示方法中具有唯一性的是（ ）。
A 、真值表；B 、表达式；C 、表达式；D 、卡诺图；10、将TTL 与非门作非门使用，则多余输入端应做的处理是（ ）。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动
实验9、计数译码显示电路
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路
计数、译码与显示电路(仿真+硬件)
一、实验目的
熟悉七段数码管的结构和使用； 掌握译码器、计数器的功能和使用方法； 掌握十进制计数器的综合设计方法； 进一步熟悉使用Multisim软件设计数字电路； 培养综合小系统的设计能力。
二、实验仪器与设备 三、实验原理与参考电路
1、常用的显示器件
本实验采用发光二极管组成的七段数码管。
6D
OD 10
OE 9
3 ~LT
OF 15
5 ~RBI
OG 14
4 ~BI/RBO
74LS47D
74LS47的引脚图
A0 : A3 a~ g
Байду номын сангаас
BCD码数据输入端 译码后数据输出端
LT
测试灯输入
BI / RBO 灭灯输入/动态灭零输出
74LS47显示译码器输出低电平有效，用以驱动共阳极显示器
74LS47功能表
74ls48cc4511共阴u3abcd71126oaob13121103aabcd码数据输入端74ls47的引脚图74ls47dodoeofog1091514oc12ltrbibirbo354agltbirbo译码后数据输出端测试灯输入灭灯输入动态灭零输出74ls47显示译码器输出低电平有效用以驱动共阳极显示器74ls47功能表计数器是一个用以实现计数功能的时序逻辑部件不但可实现计数分频还可以实现运算定时延时等控制功能
multisim进行电路仿真时，一般分为4个步骤进行： 1、输入原理图 2、设置分析类型 3、运行仿真 4、观察仿真结果
计数、译码与显示电路（仿真+硬件）
计数、译码与显示电路在现代科学技术中应用非常 广泛，它由计数器、译码器和显示器件三部分组成， 包含数字电子系统的组合逻辑电路和时序逻辑电路。
实验六_计数、译码、显示综合实验(完)
实验六计数、译码、显示综合实验姓名：班级：学号：实验时间：一、实验目的1、熟悉中规模集成电路计数器的功能及应用。
2、熟悉中规模集成电路译码器的功能及应用。
3、熟悉LED数码管及显示电路的工作原理。
4、学会综合测试的方法。
二、实验仪器及设备1.试验箱、万用表、示波器。
2.74LS160，74LS48，74LS20三、实验原理对于计数规模小的计数器我们使用集成触发器来设计计数器，但是如果计数器的规模达到十六个以上（如六十进制）时，如果还是用集成触发器来设计的话，电路就比较复杂了。
在这种情况下，我们可以用集成计数器来构成任意进制计数器。
利用集成计数器的清零端和置数端实现归零，从而构成按自然态序进行计数的N进制计数器的方法。
1.用同步清零端或置数端置零或置数构成N进制计数器步骤如下：的二进制代码。
1)写出SN-12)求归零逻辑，即求同步清零端或置数控制信号的逻辑表达式。
3)画连线图2.用异步清零端或置数端置零或置数构成N进制计数器步骤如下的二进制代码。
1)写成状态SN2) 求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。
3) 画连线图在集成计数器中，清零、置数均采用同步方式的有74LS163；均采用异步方式的有74LS193、74LS197、74LS192；清零采用异步方式、置数采用同步方式的有74LS161、74LS160；有的只具有异步清零功能，如CC4520、74LS190、74LS191；74LS90则具有异步清零和异步置数功能。
四、实验内容1、用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个60进制计数器（6进制为高位、10进制为低位）。
使用试验箱上的LED 译码显示电路显示（注意高低顺序及最高位的处理）。
用函数发生器的低频连续脉冲（调节频率为1-2HZ ）作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能是否正确。
分析：采用两个74LS160的输出分别作为六十进制的个位和十位的输出。
实验四 触发器及其应用
实验四触发器及其应用一、实验目的：1、掌握基本RS,JK,D和T触发器的逻辑功能。
2、掌握集成触发器的逻辑功能及使用方法。
3、熟悉触发器之间相互转化的方法。
二、实验原理：１、基本RS触发器:图3—1为两个与非门交叉耦合构成的基本RS触发器,表3—1为其功能表。
表3—1图3—1 基本RS触发器2、JK触发器JK触发器是下降边沿触发的边沿触发器, 图3—2为74LS112双JK触发器引脚排列,JKQ n +K Q n触发器的状态方程Q n+1=JJ和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，Q=1的状态定位触发器“0”状组成“与”关系。
Q与Q为两个互补输出端。
通常把Q=0、Q=0定为“1”状态。
态；而把Q=1、JK触发器常被用作缓冲存储器，以为寄存器和计数器。
下降沿触发器的功能入表3—2表3-2 74LS112功能表图3—2 74LS112双JK触发器引脚排列注：↓高到低电平跳变，↑高到低电平跳变，×—任意态Q n（Q n）—现Q n+1）—次态，Φ—不定态.态， Q n+1（3、D触发器D触发器为上升沿触发的边沿触发器。
图3－3为双D74LS74的引脚排列，D触发器的状态方程 Q n+1=D ,D触发器常被用作数字信号的寄存，移位寄存，分频和波形发生等。
表３－３７４ＬＳ７４功能表4、触发器之间的相互转换（１）JK触发器转换成T触发器和T＇触发器将JK触发器的J、K两端连在一起，并认为它为T端，就得到所需的T触发器。
如图3-4(a)所示，触发器的功能如表4-4。
Q n+T· Q nT触发器状态方程：Q n+1=T·有功能表可知，当T=0时，时钟脉冲作用后，其状态保持不变；当T=1时，时钟脉冲后，触发器状态翻转。
所以，若将T触发器的T端置“1”则得到T‘触发器，如图3-4（b）所示。
触发器的CP端每来一个CP脉冲信号，触发器的状态就翻转一次，故称之为翻转触发器，广泛用于计数电路中。
实验五 计数译码显示
有共阴管和共阳管两种。图 5－3（a）为共阴结构，各段加高电平发光，为高电平驱动方式；
此外，还有低电平驱动的共阳结构，如图 5－3（b）所示。在七段显示器的输入端必须串接
电阻，以限制发光二极管的电流，否则电流太大，容易烧毁发光二极管，这个电流称为驱动
电流，一般为 5～10mA。此外，LED 数码管有红、绿、黄等不同颜色，不同颜色 LED 中每
-20-
2、测试验证 74LS161 和 74LS47 的功能，74LS47 的 a ～ g 接共阳数码管的 a～g。并将
结果填入表 5-2。
时钟 CLK 清除 CLR
表 5-1 74LS161 功能测试 输入
置数
EP
ET
输出
×
0
1
×
×
0
×
×
清除
×
置数
1
1
1
×
1
1
0
×
1
1
×
表 5-2 74LS47 功能测试
与非门译码后，反馈给 CLR 端一个清零信号，立即使 QDQCQBQA 返回 0000 状态，接着，
RD 端的清零信号也随之消失，74LS161 重新从 0000 状态开始新的计数周期。要说明的是， 此电路一进入 1001 状态后，立即又被置成 0000 状态，即 1001 状态仅在极短的时间出现， 因此就跳过了 1001～1111 七个状态，得到了九进制计数器。
1
计数
×
不计数
不计数
输 入
74LS47 辅助 输入端状态
74LS161、8421 码输出端状态 字
脉
型
冲
QD(D) QC(C) QB(B) QA(A)
常见的数字电路元件及应用
常见的数字电路元件及应用数字电路是现代电子技术的基础，它由各种数字电路元件组成，这些元件在计算机、通信设备、嵌入式系统等领域有着广泛的应用。
本文将介绍几种常见的数字电路元件及其应用。
一、逻辑门逻辑门是数字电路中最基本的元件之一。
常见的逻辑门有与门（AND）、或门（OR）、非门（NOT）等。
与门输出只有在所有输入都为高电平时才为高电平，或门只要有一个输入为高电平输出就为高电平，非门则是将输入信号取反。
逻辑门可用于数制转换、逻辑运算、控制信号处理等方面。
二、触发器触发器是存储器元件，用于存储和延时输入信号。
常见的触发器有RS触发器、D触发器、JK触发器等。
触发器可以在时钟信号作用下改变自身状态，并输出相应的结果。
触发器广泛应用于数字时序电路、计数器、寄存器等电路中。
三、计数器计数器是一种用于计数的数字电路元件。
它可以根据输入信号的变化进行计数，并输出对应的计数结果。
常见的计数器有二进制计数器、BCD计数器、模数计数器等。
计数器被广泛应用于时钟、频率分析器、信号发生器等电路中。
四、译码器译码器是一种将多位输入信号转换成特定输出信号的电路元件。
它将输入的数字信号与逻辑运算相结合，输出对应的译码结果。
常见的译码器有BCD译码器、数值译码器等。
译码器主要用于信号解码、数码管显示、地址译码等电路中。
五、多路选择器多路选择器是一种具有多个输入端和一个输出端的电路元件。
它根据选择信号决定哪个输入信号传递到输出。
常见的多路选择器有2:1选择器、4:1选择器等。
多路选择器主要用于信号选择和数据交叉等场合。
六、振荡器振荡器是一种能够产生稳定振荡信号的电路元件。
它由反馈网络和放大器组成，在特定的条件下产生连续的振荡信号。
常见的振荡器有RC振荡器、LC振荡器、晶体振荡器等。
振荡器广泛应用于时钟信号生成、频率合成、通信设备等领域。
七、缓冲器缓冲器是一种能够放大输入信号并保持其波形不变的电路元件。
它提供了高阻抗输入和低阻抗输出，能够有效地隔离输入和输出电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
所谓同步计数，就是所有输出端的都以输入 计数脉冲作为时钟脉冲，应发生状态翻转时， 应变化的输出端同时发生变化。
②初态与次态，这都是以器件的输出情况来说的，在输入 信号发生变化前，其输出状态定义为初始态，简称初态； 输入信号发生变化后，其输出状态定义为次生态，简称 次态。初态与次态是一个相对的概念。
③分频，将器件输出信号的频率f，与时钟信号的频率fcp 进行比较，当时，就说该器件或电路实现了对时钟信号 的N分频，常见的分频有二分频、三分频、四分频等。 各分频电路可以进行一定的串联，这样就可以实现需要 的多分频电路。
用下，Q3=D3，Q2=D2，Q1=D1，Q0=D0。 （3）计数：当使能端CTP=CTT=1且CR=LD=1时，
在CP上升沿到来的时，计数器计数。 （4）锁存：当使能端CTP=0或CTT=0时，计数器暂
停计数。
74LS161的逻辑功能
4位二进制同步加计数器
进位
置数
16 15 14 13 12 11 10 9 VDD CO Q0 Q1 Q2 Q3 CTT LD
精品
6集成触发器及其 应用电路设计与计 数译码显示电路
一、实验目的
1、了解各类型触发器的基本工作原理和逻辑功能。 2、掌握JK触发器、D触发器之间相互转换的方法，以
及JK触发器构成简单时序逻辑电路的方法。 3、理解二分频、四分频等概念，掌握用双踪示波器测
量多个波形的方法。 4、掌握中规模集成计数器CC40161（或74LS161）
根据实际的逻辑问题进行逻辑抽象，建立原 始状态图和原始状态表。
进行化简，消除等价状态，确定最简的状态 个数。
进行状态分配，就是对每个状态指定一个特 定的二进制代码。
选择触发器的类型。 化简列出方程。 画出逻辑图，并检查自启能力。
流程图
三、计数、译码、显示电路实验原理
计数、译码、显示电路是数字电路中应用很 广泛的一种电路。通常，这种电路是由中规模 标准模块功能电路计数器、译码器和显示电路 组成。
的逻辑功能。 5、掌握几种译码器和共阴极七段数码管的逻辑功能和
使用方法。 6、学习利用几种集成电路设计某进制显示电路的方法。
二、集成触发器实验原理
触发器是一种具有记忆功能、能够存放数字信息的 电，是构成时序逻辑电路的基本部件
触发器具有二个稳定的状态：0 状态和 1状态 在外加信号作用下，触发器的状态可以转换， 信
Qn+1= 1.Qn + 0 .Qn
Q
Q
J=1; K=1
C1
1J
1
1K
CP
4、JK —— RS
Qn+1= JQn + KQn Qn+1= S + R.Qn
RS
Qn
00
0
Qn+1= S.Qn + R .Qn
1 1
SQn
01 11 10 1×
1×
Q
Q
RQn
S
C1
1J
1K
J=S; K=R
R CP S
用JK触发器设计简单时序逻辑电路的一般步骤
对于D触发器，其状态方程为Qn+1＝Dn，
其输出状态的更新发生在CP脉冲的上升沿，故又称为上升
沿触发的边沿触发器，触发器的状态只取决于时钟到来前D端
的状态，D触发器的应用很广，可用作数字信号的寄存，移位
寄存，分频和波形发生等。有很多种型号可供各种用途的需要
而选用。如双D 74LS74、四D 74LS175、六D 74LS174等。
异步计数，就是有的输出端的以输入计数脉 冲作为时钟脉冲，而有的则以其它输出端的 状态来作为时钟脉冲，这样就可实现不同时 发生状态的变化。
四位二进制同步计数器74LS161
其功能： （1）异步清零：当CR=0时，无论有无CP，计数器
的输出Q0~Q3立即为0。 （2）同步预置:当LD=0时，在时钟脉冲上升沿的作
触发器的逻辑功能
对于JK触发器，状态方程为 Qn1JQnKQn 。
J和K是数据输入端，是触发器状态更新的依据，若J、K有
两个或两个以上输入端时，组成“与”的关系。与为两个互补
输出端。通常把＝0、＝1的状态定为触发器“0”状态；而把＝
1、＝0定为“1”状态。JK触发器常被用作缓冲存储器，移位寄
存器和计数器。
CC4027简介
Q
双上升沿J－K触发器CC4027引脚图
输入
输出
S
R
CP
J
K
Qn＋1
1
0
×
×
×
1
0
1
×
×
×
0
1
1
×
×
×
φ
0
0
↑
0
0
Qn
0
0
↑
1Q
0
1
0
0
↑
0
1
0
0
0
↑
1
1
n
0
0
↓
×
×
Qn
CC4027是由CMOS传输门构成的边沿型JK 触发器，它是上升沿触发的双JK触发器。
CMOS触发器的直接置位S和复位输入端R 是高电平有效，当S＝1（或R＝1）时，触 发器将不受其它输入端所处状态的影响，使 触发器直接接置1（或置0）。但直接置位、 复位输入端S和R必须遵守RS＝0的约束条 件。CMOS触发器在按逻辑功能工作时，S 和R必须均置0。
号作用前的状态称为现态（或者初态），用Qn表 示。信号作用后的状态称为次态，用Qn+1表示 触发器按其功能分可分为：R-S 触发器、J-K 触发 器、D 触发器、T 触发器和 T’ 触发器等
几个基本概念：
①触发形式分为电平触发和边沿触发，所谓电平触发，即 电平变为某一要求的状态时，输出状态发生变化；所谓 边沿触发，即电平由一种状态向另一种状态发生变化的 瞬间，输出状态发生变化。
Qn+1= D
（ 待求FF 的特性方程）
Qn+1= D（Qn + Qn） Qn+1= D.Qn + D.Qn
J = D ; K = D （已有 FF 输入端的驱动方程）
Q
Q
C1
1J
D
1
1K CP
3、JK —— T′
Qn+1= JQn + KQn （已有 FF 的特性方程）
Qn+1=ຫໍສະໝຸດ Qn（ 待求FF 的特性方程）
JK 触发器转换到其他类型触发器的方法 1、JK —— T
Qn+1= JQn + KQn （已有 FF 的特性方程）
Qn+1= T⊕Qn （ 待求FF 的特性方程） Qn+1= T.Qn + T.Qn
J=T; K=T
Q
Q
C1
1J
1K
CP
T
2、JK —— D
Qn+1= JQn + KQn （已有 FF 的特性方程）