直接数字频率合成技术(DDS)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
时钟频率为fc, 若累加器按步进M累加直至溢出，称M 为频率控制字。
高P位作为地址
ROM
······
波形数据 累加
频率控制字M
DDS直接数字频率合成技术
▪相位累加器
DDS系统的核心是相位累加器，它 由一个加法器和一个相位寄存器组成； 每来一个时钟，相位寄存器以步长增 加，相位寄存器的输出与频率控制字 (M)相加，然后输入到正弦查询表地址 上。
▪改变输出信号的频率:
(1) 改变查表寻址的时钟频率, 改变输出波形的频率. (2) 改变寻址的步长，改变输出信号的频率—DDS。 步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加，累加器的 值作为查表地址.
DDS直接数字频率合成技术
设相位累加器的位宽为N, Sin表的大小为2p，累加器的 高P位用于寻址Sin表.
数字系统设计实践——DDS
实验项目2：DDS信号源设计
利用FPGA+DAC，设计一个DDS信号发生器。 要求：分辨率优于1Hz
ROM表长度8位、位宽10位 输出频率优于100kHz（每周期大于50个点） 显示信号频率/频率控制字（可切换） 直接输入频率控制字或输出频率 问题：相位累加器、频率控制字？位 时钟频率 ？ Hz（ DAC为THS5651,10位） 如何显示输出频率？ 如何根据输出频率计算频率控制字？ 说明：实验箱已升级
➢实现DDS的几种技术方案 1, 采用高性能DDS单片电路的解决方案 Qualcomm公司的Q2368的时钟频率为130MHz，分辨率为 0.03Hz，杂散控制为-76dBc，变频时间为0.1μs; Sciteg公司的ADS-431：1.6GHz,分辨率1Hz,杂散-45dB Micro Linear公司的ML2035：输出频率为直流到25kHz AD公司的AD98xx系列
统输出一个正弦波。
▪输出正弦波周期
T0
Tc 2N M
▪输出正弦波频率
fout
M
fc 2N
DDS直接数字频率合成技术
▪M与输出fout和fC之间的关系
M ( fout 2N ) fc
0 M 2N 1
▪DDS的最小分辨率 通常用频率增量来表示频率合成器的分辨率
fout
M
fc 2N
M=1
f m in
特点： ▪ 通常将此视为第三代频率合成技术
▪ 它从”相位”的概念出发进行频率合成 ▪ 这种方法不仅可以产生不同频率的正弦波,而且可以控 制波形的初始相位
▪ 还可以用DDS方法产生任意波形(AWG)
DDS直接数字频率合成技术
➢DDS原理
▪工作过程:
将存于数表中的数字波形,经D/A转换器和滤波，形成模拟量波形.
fc 2N
这个增量也就是最低的合成频率
DDS直接数字频率合成技术
▪DDS的最大合成频率
最高的合成频率受奈奎斯特抽样定理的限制
f0max
fcБайду номын сангаас2
在实际运用中，为了保证信号的输出质量，输出频率 不要高于时钟频率的33%,以避免混叠或谐波落入有用输出 频带内。
DDS直接数字频率合成技术
➢DDS的特点
DDS直接数字频率合成技术
直接数字频率合成技术 (DDS)
DDS直接数字频率合成技术
DDS或DDFS 是 Direct Digital Frequency Synthesis 的简称
1971年，由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了DDS的概念。
超宽的相对宽带
超高的捷变速率（可实现跳频）
超细的分辨率
相位的连续性
输出波形灵活
可编程全数字化
杂散来源主要有：相位累加器相位舍位误差 造成的杂散；幅度量化误差（由存储器有限
字长引起）造成的杂散和DAC非理想特性造
但存在杂散大的缺点 成的杂散。
频率上限目前还只能达到数百兆
（主要是受DAC速度的限制）
DDS直接数字频率合成技术
DDS直接数字频率合成技术
2, 采用分立IC电路系统实现,一般有CPU, RAM, ROM, D/A, CPLD, 模拟滤波器等组成
3, CPLD,FPGA实现
•用QuartusII采用原理图输入来完成顶层设计。 •相位累加器调用lmp_add_sub加减法器或用HDL实现 •波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE 的值*.mif是一个存放波形幅值的文件。注意，利用波形幅值的奇、 偶对称特性，最多可以节省3/4的资源。 •频率控制字与频率之间的转换可以调用乘除法模块实现 •波形存储器设计主要考虑的问题是其容量的大小，这是非常可观 的。
12
▪正弦查询表
正弦查询表包含一个周期正弦波的数字幅度信息，每个 地址对应正弦波中 0~360o 范围的一个相位点。查询表把输入 的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC， 输出模拟量。
公式：x=sin(a*pi/180)*1024+128
DDS直接数字频率合成技术
➢DDS参数计算
相位寄存器每经过2N/M 个 fC 时钟后回到初始状态，相 应地正弦查询表经过一个循环回到初始位置，整个DDS系
高P位作为地址
ROM
······
波形数据 累加
频率控制字M
DDS直接数字频率合成技术
▪相位累加器
DDS系统的核心是相位累加器，它 由一个加法器和一个相位寄存器组成； 每来一个时钟，相位寄存器以步长增 加，相位寄存器的输出与频率控制字 (M)相加，然后输入到正弦查询表地址 上。
▪改变输出信号的频率:
(1) 改变查表寻址的时钟频率, 改变输出波形的频率. (2) 改变寻址的步长，改变输出信号的频率—DDS。 步长即为对数字波形查表的相位增量.由累加器对相位增量进行累加，累加器的 值作为查表地址.
DDS直接数字频率合成技术
设相位累加器的位宽为N, Sin表的大小为2p，累加器的 高P位用于寻址Sin表.
数字系统设计实践——DDS
实验项目2：DDS信号源设计
利用FPGA+DAC，设计一个DDS信号发生器。 要求：分辨率优于1Hz
ROM表长度8位、位宽10位 输出频率优于100kHz（每周期大于50个点） 显示信号频率/频率控制字（可切换） 直接输入频率控制字或输出频率 问题：相位累加器、频率控制字？位 时钟频率 ？ Hz（ DAC为THS5651,10位） 如何显示输出频率？ 如何根据输出频率计算频率控制字？ 说明：实验箱已升级
➢实现DDS的几种技术方案 1, 采用高性能DDS单片电路的解决方案 Qualcomm公司的Q2368的时钟频率为130MHz，分辨率为 0.03Hz，杂散控制为-76dBc，变频时间为0.1μs; Sciteg公司的ADS-431：1.6GHz,分辨率1Hz,杂散-45dB Micro Linear公司的ML2035：输出频率为直流到25kHz AD公司的AD98xx系列
统输出一个正弦波。
▪输出正弦波周期
T0
Tc 2N M
▪输出正弦波频率
fout
M
fc 2N
DDS直接数字频率合成技术
▪M与输出fout和fC之间的关系
M ( fout 2N ) fc
0 M 2N 1
▪DDS的最小分辨率 通常用频率增量来表示频率合成器的分辨率
fout
M
fc 2N
M=1
f m in
特点： ▪ 通常将此视为第三代频率合成技术
▪ 它从”相位”的概念出发进行频率合成 ▪ 这种方法不仅可以产生不同频率的正弦波,而且可以控 制波形的初始相位
▪ 还可以用DDS方法产生任意波形(AWG)
DDS直接数字频率合成技术
➢DDS原理
▪工作过程:
将存于数表中的数字波形,经D/A转换器和滤波，形成模拟量波形.
fc 2N
这个增量也就是最低的合成频率
DDS直接数字频率合成技术
▪DDS的最大合成频率
最高的合成频率受奈奎斯特抽样定理的限制
f0max
fcБайду номын сангаас2
在实际运用中，为了保证信号的输出质量，输出频率 不要高于时钟频率的33%,以避免混叠或谐波落入有用输出 频带内。
DDS直接数字频率合成技术
➢DDS的特点
DDS直接数字频率合成技术
直接数字频率合成技术 (DDS)
DDS直接数字频率合成技术
DDS或DDFS 是 Direct Digital Frequency Synthesis 的简称
1971年，由J.Tierney 和C.M.Tader 等人在 “A Digital Frequency Synthesizer”一文中首次提出了DDS的概念。
超宽的相对宽带
超高的捷变速率（可实现跳频）
超细的分辨率
相位的连续性
输出波形灵活
可编程全数字化
杂散来源主要有：相位累加器相位舍位误差 造成的杂散；幅度量化误差（由存储器有限
字长引起）造成的杂散和DAC非理想特性造
但存在杂散大的缺点 成的杂散。
频率上限目前还只能达到数百兆
（主要是受DAC速度的限制）
DDS直接数字频率合成技术
DDS直接数字频率合成技术
2, 采用分立IC电路系统实现,一般有CPU, RAM, ROM, D/A, CPLD, 模拟滤波器等组成
3, CPLD,FPGA实现
•用QuartusII采用原理图输入来完成顶层设计。 •相位累加器调用lmp_add_sub加减法器或用HDL实现 •波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE 的值*.mif是一个存放波形幅值的文件。注意，利用波形幅值的奇、 偶对称特性，最多可以节省3/4的资源。 •频率控制字与频率之间的转换可以调用乘除法模块实现 •波形存储器设计主要考虑的问题是其容量的大小，这是非常可观 的。
12
▪正弦查询表
正弦查询表包含一个周期正弦波的数字幅度信息，每个 地址对应正弦波中 0~360o 范围的一个相位点。查询表把输入 的地址相位信息映射成正弦波幅度的数字量信号，驱动DAC， 输出模拟量。
公式：x=sin(a*pi/180)*1024+128
DDS直接数字频率合成技术
➢DDS参数计算
相位寄存器每经过2N/M 个 fC 时钟后回到初始状态，相 应地正弦查询表经过一个循环回到初始位置，整个DDS系