数字电路计数器

CP
Q2
Q1
Q 3 Q2 Q1 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0
结论：上述连接方式形成
8421 码。
情况 二： 计数时钟先进入CP1时的计数编码。
Q3 CP CP1 Q2 Q0 CP0 2 Q0 Q3 Q2 Q1 CP0
十进 制数
0 1
0
0 0 0 0
0
0
0
0
0
1
5
Q1
0
74LS 90管脚分布图
Q0
Q1
Q2
Q3
J Q0 K
J Q1 K
J Q2 K
J Q3 K Q3
CP0
Q0 Q1 Q2 Q3
74LS90
CP1 R
0(1)
S 9(1) S 9(2)
CP0 R 0(1)
CP1 R 0(2)
R 0(2)
S 9(1)
S 9(2)
归纳：
1. 74LS 90在“计数状态”或“清零 状态”时，均要求S 9(1)和S 9(2)中 至少有一个必须为“0”。 X 1 1 0 0 X X X 1 1 X X 0 0
输 出
清零
预置
使能
时钟
ET CP D3
预置数据输入
D2 D1 D0 Q3
计 数
Q2 Q1 Q0
进 位 CO
CR
0
1 1 1 1
LD
×
0 1 1 1
EP
×
× 0 × 1
×
× × 0 1
×
↑ × × ↑
×
D3 × × ×
×
D2 × × ×
×
D1 × × ×
×
D0 × × ×
0
D3
0
D2 保 保 计
0
D1 持 持 数
0 1 1 0
0
1 0 1 0
状态图
Q3Q2Q1Q0
1000
0000
0001
0010
工作波形
CP Q0 Q1 Q2 Q3
0111
0110
0101
0100
0011
4位二进制计数器状态表
用反馈置数法构成九进制加法 计数器(2)
计数顺序 Q3 0 1 2 3 0 0 0 0
电路状态 Q2 0 0 0 0 Q1 0 0 1 1 Q0 0 1 0 1
计数状态
情况一：计数时钟先进入CP0时的计数编码。
Q0 CP0 2 CP1 5 Q3 Q3 Q2 Q1 CP1 Q0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0
十进 制数 0 1 2 3 4 5 6 7 8 9 0
功能表
特点： ①双时钟输入CP+ 、CP-，上升沿有效。 ②异步清0端Cr， 高电平有效。 ③异步预置控制端LD ，低电平有效。 ④进位输出OC、借位输出OB分开。
15.2.2 异步计数器
异步计数器的特点：在异步计数器内部，有的 触发器直接受输入计数脉冲控制，有的触发器 则是把其它触发器的输出信号作为自己的时钟 脉冲，因此各个触发器状态变换的时间先后不 一，故被称为“ 异步计数器 ”。
由于同步置数，要等下一个CP到 来时，才将预置数置入计数器， 故无过度状态。
4位二进制计数器状态表
计数顺序
Q3 0 0 0 0
电路状态 Q2 0 0 0 Q1 0 0 1 Q0 0 1 0
例2 利用同步置数端,用74161构成九 进制加计数器(1)
1
1 2
3 4
5 6 7 8 9 10
0 0
0 0 0 1 1 1 1
0
0 0 0 1 1 1 1 1
1
1 1 1 0 0 0 0 1
0
0 1 1 0 0 1 1 0
0
1 0 1 0 1 0 1 0
Q0 Q1 Q2 Q3 CO 74LS161 LD ＞CP CR D0 D1 D2 D3 ET EP
异步 清零
13
1
1 1 0
1
1 1 0
0
1 1 0
1
0 1 0
CR Q Q
EP GND
CR D 0 (b)
D 1 D 2 D3
逻辑功能示意图
同步十进制加法集成计数器74160的功能 表同74161，只是其计数进制为十进制
（三）十进制可逆集成计数器74LS192
(MSB) QD QC QB QA CP£OC 74LS192 CP+ OB Cr D C B A LD
逻辑符号
（Ⅰ） 二 - 五 - 十进制计数器 74LS90 A、结构和工作原理简介
Q0
J Q0 K
Q1
J Q1
K
Q2
J Q2
Q3
J Q3 K Q3
K
CP0 R 0(1)
CP1
R 0(2) S 9(1) S 9(2)
74LS90 内部含有两个独立的 计数电路：一个是模 2 计数器 (CP0为其时钟，Q0为其输出端)，另一个是模 5 计数器(CP1为 其时钟，Q3Q2Q1为其输出端)。 外部时钟CP是先送到CP0还 是先送到CP1，在Q3Q2Q1Q0这四 个输出端会形成不同的码制。
0
D0
0
* * 0 *
•异步清零 •同步并行预置数据
Q3n+1 Q2n+1 Q1n+1 Q0 n+1 ＝0000 Q3n+1 Q2n+1 Q1n+1 Q0 n+1 ＝D3 D2 D1D0 Q3n+1 Q2n+1 Q1n+1 Q0 n+1 ＝Q3n Q2n Q1n Q0 n
•保持原有状态不变 •计数 在CP上升沿，进行同步4位二进制加法计数。
CP
CP0
Q 0 Q1 Q 2 Q 3
CP1R
74LS90 R R
0(2) 0(1)
9(2)
R 9(1)
0110 0000
方法：令 R0(1) = Q1， R0(2) = Q2
当M>N时，需用多片N进制计数器组合实现 如果要求实现的模值M超过单片计数器的计数范围时， 必须将多片计数器级联，才能实现模M计数器。常用的 方法有两种： ① 将模M分解为M=M1×M2×…Mn，用n片计数器分 别组成模值为M1、M2、 …、Mn的计数器，然后再将它们 异步级联组成模M计数器。
0 1
1
1 0
0
1 0
2
3 4 5
Q 3 Q2 Q1
0 0 0 0 1 0 0 1 1 0 0 1 0 1 0
1
1 1
0
0
0
0
0
1
6 7
8 9 0
0 0
1 0
1 1
0 0
0 1
0 0
结论：上述连接方式形成 5421 码。
1
1 0
15-3 集成计数器组成任意进制计数器
15.3.1 集成计数器的级联
1. 异步级联
15.3.2 任意进制计数器的构成方法
集成计数器可以加适当反馈电路后构成任意模值计数器。 设计数器的最大计数值为N，若要得到一个模值为M(＜ N)的计数器，则只要在N进制计数器的顺序计数过程中， 设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。 通常MSI计数器都有清0、置数等多个控制端，因此实现模
CO=ET•Q3Q2Q1Q0
（二）同步十进制加法集成计数器74160
V CC CO Q0 Q 1 Q 2 Q3 ET LD Q0 Q1 Q2 Q3
16
15
14
13
12 11
10
9
ET EP 74LS160 CO LD CP
74LS160 1 2 3 4 5 6 7 8
CR CP
D0 D1 D2 D3 (a) 引脚排列图
M计数器的基本方法有两种：
一种是清0法(或称复位法) 另一种是置数法(或称置数法)。
1. 异步清0法
异步清零法适用于具有异步清零端的集成计数器。
做法：计数器在S0~SM-1共M个状态中工作，当计数器 进入SM状态时，利用SM状态进行译码产生清0信号并 反馈到异步清0端，使计数器立即返回S0 状态。其示 意图如下图中虚线所示。
13
14 15 16
1
1 1 0
1
1 1 0
0
1 1 0
1
0 1 0
波形图：
1
CP Q0 1 1
2 3
4
5
6
7
8
9 10
1 1
Q1
Q2
1
1
Q3
0
0
该计数器的模为9。
综上所述，采用异步清0法或同步置数法设计 任意模值计数器都需要经过以下三个步骤： ① 选择模M计数器的计数范围，确定初态和
末态；② 确定产生清0或置数信号的译码状态，
•按逻辑功能，分为加法、减法和可逆计数器
14.2.1 同步计数器
15-2
集成计数器
同步计数器的特点：在同步计数器内部，各个触发器都受同一时 钟脉冲——输入计数脉冲的控制，因此，它们状态的更新几乎是 同时的，故被称为 “ 同步计数器 ”。
（一）同步二进制加法集成计数器74161
V CC CO Q 0 Q 1 Q 2 Q3 ET
第15讲 计数器
15-1 概述 15-2 集成计数器 15-3 集成计数器构成任意进制计数器
15-1 概
述
1、计数器的逻辑功能 计数器的基本功能是对输入时钟脉冲进行计数。它也
可用于分频、定时、产生节拍脉冲和脉冲序列及进行数
字运算等等。 2、计数器的分类 •按脉冲输入方式，分为同步和异步计数器
•按进位体制，分为二进制、十进制和任意进制计数器
0 1
1 1 1 0 0 0 0
1 0
0 1 1 0 0 1 1
1 0
1 0 1 0 1 0 1
Q0 Q1 Q2 Q3 CO 1 74LS161 CP ＞CP CR D0 D1 D2 D3 LD ET EP
1
1
Hale Waihona Puke Baidu
同步 置零
LD Q3 11
12
13 14 15 16
1
1 1 1 0
1
1 1 1 0
0
CP0 NC Q0 Q3 GND Q1 14 13 12 11 10 9
Q2 8 CP0 Q0 Q1 Q2 Q3
74LS90
74LS90
CP1R
0(1)
S 9(1)
R 0(2) S 9(2) 1
2 3 4 5 6
7
功能示意图
CP1 R 0(1) R 0(2) NC VCC S 9(1) S 9(2)
由于SM状态只在极短的瞬间出现，
通常称它为“过渡态”。
4位二进制计数器状态表
计数顺序 Q3
电路状态 Q2 0 0 0 0 Q1 0 0 1 1 Q0 0 1 0 1
例1 利用异步清零输入端,用 74161构成九进制加计数器。
&
1 1 CP
0 1 2 3
0 0 0 0
4
5 6 7 8 9 10 11 12
(2)时序图
CR LD D0 D1 D2 D3 CP EP ET Q0 Q1 Q2 Q3 CO
异步清零同步预置
0 0 1 1
0 0 0 0
0 0 1 1
1 0 1 1
0 1 1 1
1 1 1 1
0 0 0 0
1 0 0 0
0 1 0 0
0 1 0 0
保持
0 1 0 0
0 1 0 0
0 1 0 0
计数
4
5
0
0 0 0 1 1 1 1 1
1
1 1 1 0 0 0 0 1
0
0 1 1 0 0 1 1 0
0
1 0 1 0 1 0 1 0
1 1 CP
Q0 Q1 Q2 Q3 CO 74LS161 LD ＞CP CR D0 D1 D2 D3 ET EP
6 7
1
8 9 10 11 12
1 1
1 0
LD CO
3
0
14 15 16
工作波形
CP Q0 Q1 Q2 Q3
状态图
1001 Q3Q2 Q1Q0 1000 0111 0110 0101 0100 0000 0001 0010 0011
2.同步置数法 同步预置数法适用于具有同步预置端的集成计数器。 置数法和清0法不同，由于置数操作可以在任意状态下 进行，因此计数器不一定从全0状态S0开始计数。它可以通 过预置功能使计数器从某个预置状态Si开始计数，计满M个 状态后产生置数信号，使计数器又进入预置状态Si，然后再 重复上述过程，其示意图如下图所示。
用前一级计数器的输出作为后一级计数器的时钟信号。
这种信号可以取自前一级的进位(或借位)输出，也可直接取 自高位触发器的输出。 此时若后一级计数器有计数允许控制 端，则应使它处于允许计数状态。下图是两片74LS90按异步 级联方式组成的 10×10=100进制计数器。
74LS90的级联扩展
2. 同步级联 这种方式一般是把各计数器的CP端连在一起接统一的 时钟脉冲，而低位计数器的进位输出送高位计数器的计数控 制(使能)端。
74LS 90功能表
1 0 X 0 X 0 X 1 X 0 X 0 X 0 1 0 0 0 0 1 0 0 0 0 0 0
R 0(1) R 0(2) S 9(1) S 9(2) Q3 Q2 Q1 Q0
2. 只有在R0(1)和R0(2)同时为 “1” 时，它才进入“清零状态”； 否则 它必定处于“计数状 态”。
然后根据译码状态设计译码反馈电路；③ 画出
模M计数器的逻辑电路。
例3： 74LS90构成BCD码六 进制计数器。
Q3 Q2 Q1 Q0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 2 3 4 5
R0(1)和R0(2)同时为 “1”， S9(1)和 S 9(2)中至少有一个必须为“0”时， 它才进入“清零状态”；
LD
Q0 Q1 Q2 Q3
16
15
14
13 12 11 74LS161
10 9
ET EP 74LS161 CO LD CP
1
2
3
4
5
6
7
8
CR CP D0 D1 D2 D3 (a) 引脚排列图
EP GND
CR D 0
D1 D2 D3
(b) 逻辑功能示意图
74LS161逻辑功能表
输 入
CO=ET•Q3Q2Q1Q0