数电期末复习题 (2)

分析：使用三态门可以构成传送数据总线。题图 2-7 中所示电路均为单向总 线结构，即分时传送数据，每次只能传送其中一个信号。当 n 个三态门中的某一 个片选信号 EN 为 1 时，其输入端的数据经与非逻辑后传送到总线上；反之，当 所有 EN 均为 0 时，不传送信号，总线与各三态门呈断开状态（高阻态）。
解（5）：电路结构错误，CMOS 门电路输入端不允许悬空。 解（6）：电路结构错误，CMOS 门电路输入端不允许悬空。
解（7）： F7 = 1⋅ 0 = 1
2-6 TTL 门电路如题图 2-5 所示。 （1）写出电路输出Y1～Y3的逻辑表达式。 （2）已知输入A，B的波形如题图 2-5（d）所示，画出Y1～Y3的波形。
可认为无输入电流，输入端接电阻 R 时，没有电流流过，同时，CMOS 电路的
输入端不允许悬空。 解 （ 1 ）： G1 门 和 G2 门 均 为 TTL 门 时 ， 对 于 G2 门 ， 其 中 一 个 输 入 接 电 阻
20kΩ > Rion = 3.2kΩ ，接地负载上等效电平为逻辑高电平，与G1门的输出无关。 因此，电路输出 F 的逻辑表达式为
为逻辑低电平，因此
Y4 = A⋅ B ⋅ 0 ⋅ 0 = 1 若要实现Y4 = A⋅ B ，可改电路如题解 图 2-8（c）所示。
GND
1 A
1 B
& ≥1
A B
Y3
& Y2
100Ω
（a）
A B
（b） &
Y4
10kΩ （c）
题解 图2-8 解（2）：当电路中所示均为 CMOS 门电路时： 图（a）：可以正常工作。 图（b）：可以正常工作。 图（c）：不能正常工作。因为 CMOS 门电路输入端不能处于悬空状态。若
解（2）：Y1～Y3的工作波形如题解 图 2-5 所示。
A B Y1 Y2 Y3
题解 图2-5
2-8 指出在题图 2-6 所示电路中，能实现Y = AB + CD 的电路。
解：图（b）和图（d）均能实现Y = AB + CD 的功能。
图（a）：对于 TTL 集成门电路，两个门（或者多个门）输出直接线与，将 会造成集成电路的损坏。
A
B
C
Y1 Y2
A⊕C
B⊙C
Y3 Y4 Y5
题解 图2-10
2-2 反相器电路如题图 2-2 所示。图中VCC为 12V， VBB为 12V，R1＝1.5kΩ，
R2＝18kΩ，RC＝1.5kΩ，设VT管的VCES≈0.1V，VBE＝0.7V， β = 12 。试问：
（1）当VI为何值时，VT管饱和，VCES≈0.1V？ （2）若VI＝3.0V，VO端灌入电流为多大时，VT管脱离饱和？
2-7 CMOS 门电路如题图 2-5 所示。 （1）写出电路输出Y1～Y3的逻辑表达式。 （2）已知输入A，B的波形如题图 2-5（d）所示，画出Y1～Y3的波形。
解（1）： 图（a）：Y1 = A + B + 0 = A + B = AB 图（b）：Y2 = A ⊕ B 图（c）：Y3 = AB + 0⋅ 0 = AB
解（1）： 图（a）：10kΩ > Rion = 3.2kΩ ⇒ Y1 = A + B +1 = 0
图（b）：10kΩ > Rion = 3.2kΩ ⇒ Y2 = A ⊕1 = A 图（c）：100Ω > Rioff = 0.91kΩ ⇒ Y3 = AB + 0⋅ 0 = AB
解（2）：Y1～Y3的工作波形如题解 图 2-4 所示。
分析：读者应了解 TTL 门电路和 CMOS 门电路的输入结构以及它们的差异， 方可作出正确的解答。TTL 门电路采用三极管作为开关器件，所以存在输入电流， 由此在输入端引入开门电平、开门电阻、关门电平和关门电阻等概念；而 CMOS 门电路采用绝缘栅场效应管作为开关器件，绝缘栅场效应管输入电流近似为零，
解：由电路图得 F1 和 F2 的逻辑表达式分别为
F1 = C AB + C AB ； F2 = X1 AB + X2 BC + X3 AC 由表达式，画出 F1 和 F2 的工作波形分别如题解图 2-6 和题解 图 2-7 所示。
A
B
C
X1
X2
X3
F2 题解 图2-7
2-10 CMOS 门电路的最典型的特点是什么？ 解：CMOS 反相器为互补式结构，采用两种不同沟道类型的 MOS 管构成。 比如，若输入采用 N 沟道 MOS 管，则负载采用 P 沟道 MOS 管；反之，若输入 采用 P 沟道 MOS 管，则负载采用 N 沟道 MOS 管。一般使用前者。 2-11 在题图 2-8 所示各电路中，要实现相应表达式规定的逻辑功能，电路 连接上有什么错误？请改正之。
RC = 1.5kΩ ，VCES ≈ 0.1V ， β = 12 。代入计算可得
VIH ≈ 2.75V
综上，当输入VI ≥ 2.75V 时，VT 管进入饱和状态。
解（2）：参见教材图
2-6，若满足 Ib
≥ Ibs
=
1 β
(VCC RC
+ IOL ) ，则反相器仍处
于饱和状态；但是随着负载电流 IOL 的进一步来自大，反相器会逐渐退出饱和状态，
（1）电路中所示均为 TTL 门电路； （2）电路中所示均为 CMOS 门电路。 分析：判定电路能否正常工作，首先要判断电路结构是否可行，如需要再从 负载能力上进一步考虑。 解（1）：当电路中所示均为 TTL 门电路时： 图（a）：可以正常工作。 图（b）：不能正常工作。因为从电路结构上来看，多个 TTL 门输出端不能
要实现Y3 = A⋅ B ，可改电路如题解 图 2-9（a）所示。
图（d）：不能正常工作。因为 CMOS 门电路输入端对地接电阻时，由于无 输入电流流过，此输入端等效为逻辑低电平，因此
Y4 = A⋅ B ⋅ 0 ⋅ 0 = 1
若要实现Y4 = A⋅ B ，可改电路如题解 图 2-9（b）所示。
2-12 CMOS 门电路如题图 2-9（a）所示。 （1）写出电路输出Y1～Y5的逻辑表达式。 （2）已知输入A，B，C的波形如题图 2-9（b）所示，画出Y1，Y3～Y5的波 形。
2-1 二极管门电路如题图 2-1（a）所示。
（1）分析输出信号Y1，Y2与输入信号A，B，C之间的逻辑关系； （2）根据题图 2-1（b）给出的A，B，C波形，对应画出Y1，Y2的波形（输 入信号频率较低，电压幅度满足逻辑要求）。
解（1）：Y1 = A⋅ B ⋅C ；Y2 = A + B + C 解（2）：Y1 ，Y2 的波形如题解 图 2-1 所示。
解（1）：若 VT 管饱和，此时基极回路的等效电路如题解 图 2-2 所示。由
电路图可定量计算出基极电路 Ib ，若 Ib ≥ Ibs ，则电路处于饱和状态。
Ib
=
I1 − I2
= VIH
− VBES R1
− VBB
+ VBES R2
≥
Ibs
=
Ics β
= VCC −VCES β RC
其 中 ， VCC = VBB = 12V ， VBE = 0.7V ， R1 = 1.5kΩ ， R2 = 18kΩ ，
图（b）：Y = AB ⋅CD = AB + CD 。
图（c）：OC 门输出端是开路的，使用时必须外接一个适当阻值的负载电阻 和电源才能正常工作，如题图 2-6（b）。
（d）：与或非门直接实现Y = AB + CD 。
2-9 TTL 三态门电路如题图 2-7 所示，在图示输入波形的情况下，画出其输 出端的波形。
解（6）： EN = 1 ⇒ F6 = 高阻态 解（7）： EN = 1 ；50kΩ > Rion = 3.2kΩ ⇒ F7 = 1⋅1 = 0
2-5 CMOS门电路如题图 2-4 所示，试确定电路输出F1～F7的状态。 分析：CMOS 门电路输入端对地接电阻时，由于无输入电流流过，因此无论
R 阻值如何，此输入端等效为逻辑低电平。 解（1）： F1 = 1⋅ 0 = 1 解（2）： F2 = 0 + 0 = 1 解（3）： F3 = 1+ 0 = 0 解（4）： F4 = 1⊕ 0 = 1
输出低电平抬高。因此，对灌电流 IOL 的值必须加以限制，要求
IOL
≤
Ics
− IRC
≈
β Ib
− VCC −VCES RC
Ib
=
I1
−
I2
=
VI
− VBES R1
− VBB
+ VBES R2
代入相应参数，计算可得
IOL ≤ 2mA
综上，当VO 端灌入电流到达 2mA 时，VT 管脱离饱和状态。
2-3 根据题图 2-3 所示TTL门电路和给定输入信号波形，画出电路输出F的波 形。若把G1门和G2门换成CMOS门时，再画出电路输出F’的波形。
解（1）：由电路图，可得Y1～Y5的逻辑表达式分别为
Y1 = AB
Y2 = AB + AB = A Y3 = C AB + C AB = C(A + B) + C( A + B) = (A ⊕ C) + (B : C) Y4 = ABC Y5 = AC ⊕ B
解（2）：由表达式，可得Y1～Y5的工作波形如题解 图 2-10 所示。
F = C ⋅1 = C
解（2）：G1门和G2门均为CMOS门时，对于G2门，其中一个输入接电阻，没
有电流流过，因此，电路输出 F ' 的逻辑表达式为 F ' = AB ⋅C = AB + C
F 和 F ' 的工作波形如图题解 图 2-3 所示。
2-4 TTL门电路如题图 2-4 所示，试确定电路输出F1～F7的状态。
解（1）： 50kΩ > Rion = 3.2kΩ ⇒ F1 = 1⋅1 = 0 解（2）： 50kΩ > Rion = 3.2kΩ ⇒ F2 = 0 +1 = 0 解（3）： F3 = 1+ 0 = 0 解（4）： 2.5V > Von = 1.8V ；50kΩ > Rion = 3.2kΩ ⇒ F4 = 1⊕1 = 0 解（5）：100 < Rioff = 0.91kΩ ；50kΩ > Rion = 3.2kΩ ⇒ F5 = 1⋅ 0 +1⋅1 = 0
直接连接构成线与结构。若要实现Y2 = A + B ，可改电路如题解 图 2-8（a）所
示。 图（c）：不能正常工作。因为与非门输入端悬空等效为接逻辑高电平，同时
10kΩ > Rion = 3.2kΩ ，接地负载上等效电平为逻辑高电平，因此
Y3 = 1⋅1+ A⋅ B +1⋅1 = 0
若要实现Y3 = A⋅ B ，可改电路如题解 图 2-8（b）所示。 图（d）：不能正常工作。因为100Ω < Rioff = 0.91kΩ ，接地负载上等效电平