实验一 基本运算器实验
计算机组成原理实验报告
重庆理工大学《计算机组成原理》实验报告学号 __***********____姓名 __张致远_________专业 __软件工程_______学院 _计算机科学与工程二0一六年四月二十三实验一基本运算器实验报告一、实验名称基本运算器实验二、完成学生：张致远班级115030801 学号11503080109三、实验目的1．了解运算器的组成结构。
2．掌握运算器的工作原理。
四、实验原理：两片74LS181 芯片以并/串形式构成的8位字长的运算器。
右方为低4位运算芯片，左方为高4位运算芯片。
低位芯片的进位输出端Cn+4与高位芯片的进位输入端Cn相连，使低4位运算产生的进位送进高4位。
低位芯片的进位输入端Cn可与外来进位相连，高位芯片的进位输出到外部。
两个芯片的控制端S0～S3 和M 各自相连，其控制电平按表2.6-1。
为进行双操作数运算，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273 实现）来锁存数据。
要将内总线上的数据锁存到DR1 或DR2 中，则锁存器74LS273 的控制端LDDR1 或LDDR2 须为高电平。
当T4 脉冲来到的时候，总线上的数据就被锁存进DR1 或DR2 中了。
为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用74LS245 实现）。
若要将运算结果输出到总线上，则要将三态门74LS245 的控制端ALU-B 置低电平。
否则输出高阻态。
数据输入单元(实验板上印有INPUT DEVICE)用以给出参与运算的数据。
其中，输入开关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B，取低电平时，开关上的数据则通过三态门而送入内总线中。
总线数据显示灯（在BUS UNIT 单元中）已与内总线相连，用来显示内总线上的数据。
控制信号中除T4 为脉冲信号，其它均为电平信号。
由于实验电路中的时序信号均已连至“W/R UNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T4 接至“STATE UNIT”单元中的微动开关KK2 的输出端。
实验报告_运算器实验
实验报告_运算器实验一、实验目的本次运算器实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握其基本运算逻辑和数据处理过程，培养对计算机硬件系统的理解和实践能力。
二、实验设备本次实验所使用的设备包括计算机一台、相关的实验软件以及连接线路等。
三、实验原理运算器是计算机的核心部件之一，它负责执行各种算术和逻辑运算。
其基本组成包括算术逻辑单元（ALU）、寄存器、数据总线等。
算术逻辑单元（ALU）是运算器的核心，能够进行加法、减法、乘法、除法等算术运算，以及与、或、非等逻辑运算。
寄存器用于暂时存储参与运算的数据和运算结果。
数据总线则用于在各个部件之间传输数据。
在运算过程中，数据从寄存器通过数据总线传输到ALU 进行运算，运算结果再通过数据总线存储回寄存器或传输到其他部件。
四、实验内容与步骤（一）实验内容1、进行简单的算术运算，如加法、减法、乘法和除法。
2、执行逻辑运算，包括与、或、非操作。
3、观察运算结果在寄存器和数据总线上的传输和存储过程。
（二）实验步骤1、打开实验软件，连接好实验设备。
2、选择要进行的运算类型，如加法运算。
3、在相应的输入框中输入两个操作数。
4、点击“计算”按钮，观察运算结果在寄存器中的显示。
5、重复上述步骤，进行其他类型的运算。
五、实验结果与分析（一）实验结果1、加法运算：当输入操作数分别为 5 和 3 时，运算结果为 8，准确无误。
2、减法运算：输入 8 和 3，结果为 5，符合预期。
3、乘法运算：输入 2 和 4，得到结果 8，正确。
4、除法运算：输入 10 和 2，结果为 5，无差错。
5、逻辑运算：与运算：输入 1010 和 1100，结果为 1000。
或运算：输入 0101 和 1010，结果为 1111。
非运算：输入 1010，结果为 0101。
（二）结果分析通过对实验结果的观察和分析，可以得出以下结论：1、运算器能够准确地执行各种算术和逻辑运算，结果符合预期。
实验一运算器实验
实验一运算器实验简介：运算器是数据的加工处理部件，是CPU的重要组成部分，各类计算机的运算器结构可能有所不同，但是他们的最基本的结构中必须有算术/逻辑运算单元、数据缓冲寄存器、通用寄存器、多路转换器的数据总线的逻辑构件。
一、实验目的1、了解算术逻辑运算器（74LS181）的组成和功能。
2、掌握基本算术和逻辑运算的实现方法。
二、实验内容运用算术逻辑运算器74LS181 进行有符号数/无符号数的算术运算和逻辑运算。
三、实验元器件1、算术逻辑运算器（74LS181）。
2、三态门（74LS244、74LS245）及寄存器（74LS273、74LS373）。
3、二进制拨码开关SW-SPDT四、实验原理图1.1运算器电路原理图本实验的算术逻辑运算器电路如图 1.1所示：输入和输出单元跟上述实验相同：缓冲输入区八位拨码开关用来给出参与运算的数据，并经过三态门74LS245 和数据总线BUS相连，在控制开关SW_BUS处于高电平时允许输出到数据总线。
运算器则由两个74LS181以串行进位形式构成8位字长的算术/逻辑运算单元（ALU）：ALU_L4B的进位输出端CN+4与ALU_H4B的进位输入端CN相连，使低4位运算产生的进位送进高4位运算中。
其中ALU_L4B为低4位运算芯片，参与低四位数据运算，ALU_H4B为高4位运算芯片，参与高四位数据运算。
ALU_L4B的进位输入端CN通过三态门连接到二进制开关CN，控制运算器仅为，ALU_H4B的进位输出端CN+4经过反相器74LS04，通过三态门接到溢出标志位CF指示灯（CF=1，即ALU运算结果溢出）。
ALU 除了溢出标志位CF外，还有两个标志位：零标志位ZF（ZF=1，即ALU运算结果为0，ZF对应发光二极管点亮）和符号标志位SF（SF=1，即运算结果为负数；SF=0 即运算结果为正数或0对应发光二极管点亮）。
图 1.2 运算器通路图ALU 的工作方式可通过设置两个74181芯片的控制信号（S0、S1、S2、S3、M、CN）来实现, 其74LS181逻辑功能表由表1-1给出，运算器ALU 的输出经过三态门（两片74LS244或一片74LS245）和数据总线BUS 相连。
计算机组成原理运算器实验报告(一)
计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一，通过学习计算机组成原理，可以深入理解计算机的工作原理及内部结构。
运算器是计算机的核心组成部分之一，负责执行各种算术和逻辑运算。
在本次实验中，我们将通过实践的方式，深入了解并实现一个简单的运算器。
实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求，设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例，对运算器的功能进行验证–测量运算器的性能指标，如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈，并提出优化方案–优化运算器的电路设计，提高性能和效率实验结果与分析通过以上步骤，我们成功实现了一个简单的运算器。
经过测试，运算器能够正确执行各种算术和逻辑运算，并且在性能指标方面表现良好。
经过优化后，运算器的速度提高了20%，功耗降低了10%。
实验总结通过本次实验，我们深入了解了计算机组成原理中运算器的工作原理和设计方法。
通过实践，我们不仅掌握了运算器的实现技巧，还学会了优化运算器设计的方法。
这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。
参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程，它研究计算机硬件和软件之间的关系，帮助我们理解计算机系统的工作原理和内部结构。
运算器是计算机的核心部件之一，负责执行各种算术和逻辑运算，对计算机的性能和功能起着重要作用。
运算器实验实验报告
运算器实验实验报告一、实验目的运算器是计算机中进行算术和逻辑运算的部件，本次实验的目的在于深入理解运算器的工作原理，掌握其基本结构和功能，并通过实际操作和测试，提高对计算机硬件系统的认识和实践能力。
二、实验设备本次实验所使用的设备包括：计算机、数字逻辑实验箱、导线若干等。
三、实验原理运算器主要由算术逻辑单元（ALU）、寄存器、数据通路和控制逻辑等组成。
ALU 是运算器的核心部件，能够执行加法、减法、乘法、除法等算术运算以及与、或、非等逻辑运算。
寄存器用于存储参与运算的数据和运算结果，数据通路负责在各部件之间传输数据，控制逻辑则根据指令控制运算器的操作。
在本次实验中，我们采用数字逻辑电路来构建运算器的基本功能单元，并通过连线和设置控制信号来实现不同的运算操作。
四、实验内容1、算术运算实验（1）加法运算首先，将两个 8 位二进制数分别输入到两个寄存器中，然后通过控制信号使 ALU 执行加法运算，将结果存储在另一个寄存器中，并通过数码管显示出来。
通过改变输入的数值，多次进行加法运算，观察结果是否正确。
（2）减法运算与加法运算类似，将两个 8 位二进制数输入到寄存器中，使 ALU 执行减法运算，观察结果的正确性。
2、逻辑运算实验（1）与运算输入两个 8 位二进制数，控制 ALU 进行与运算，查看结果。
（2）或运算同样输入两个 8 位二进制数，进行或运算并验证结果。
（3）非运算对一个 8 位二进制数进行非运算，观察输出结果。
3、移位运算实验（1）逻辑左移将一个 8 位二进制数进行逻辑左移操作，观察移位后的结果。
（2）逻辑右移执行逻辑右移操作，对比移位前后的数据。
五、实验步骤1、连接实验设备按照实验箱的说明书，将计算机与数字逻辑实验箱正确连接，并接通电源。
2、构建电路根据实验要求，使用导线将数字逻辑芯片连接起来，构建运算器的电路结构。
3、输入数据通过实验箱上的开关或按键，将待运算的数据输入到相应的寄存器中。
基本运算器实验
计算机科学与技术系实验报告专业名称_______ 计算机科学与技术_________课程名称________ 计算机组成原理__________项目名称________ 基本运算器实验__________班级_______________________________学号_______________________________姓名_______________________________同组人员_________________________________实验日期_________________________________一、实验目的与要求实验目的（1）了解运算器的组成结构（2）掌握运算器的工作原理实验要求（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低, 次实验时间根本无法完成实验任务；（2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室;（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容；（4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。
还应写出自己的心得体会，也可以对教学实验提出新的建议等。
实验报告要上交老师。
二、实验逻辑原理图与分析画实验逻辑原理图逻辑原理图分析上图为运算器原理图。
如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B,三个部件同时接受来自A 和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM,各部件对操作数进行何种运算由控制信号S3- S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC,在运算结果输出前，置ALU零标志FZ。
ALU中所有模块集成在一片CPLD中。
基本运算器实验设计报告
运算器数据通路2.实验步骤连接实验线路, 实验连线如下图所示。
仔细查线无误后, 接通电源。
实验连线图(2) 将时序与操作台单元的开关KK2 置为‘单拍’档,开关KK1.KK3 置为‘运行’档。
(3) 打开电源开关, 如果听到有‘嘀’报警声, 说明有总线竞争现象, 应立即关闭电源, 重新检查接线, 直到错误排除。
然后按动CON 单元的CLR 按钮, 将运算器的A、B 和FC、FZ 清零。
(4) 用输入开关向暂存器A 置数。
①拨动CON 单元的SD27…SD20 数据开关, 形成二进制数01100101（或其它数值）, 数据显示亮为‘1’, 灭为‘0’。
②置LDA=1, LDB=0, 连续按动时序单元的ST 按钮, 产生一个T4 上沿, 则将二进制数01100101 置入暂存器A 中, 暂存器A 的值通过ALU 单元的A7…A0 八位LED 灯显示。
(5) 用输入开关向暂存器B 置数。
①拨动CON 单元的SD27…SD20 数据开关, 形成二进制数10100111（或其它数值）。
②置LDA=0, LDB=1, 连续按动时序单元的ST 按钮, 产生一个T4 上沿, 则将二进制数10100111置入暂存器B 中, 暂存器B 的值通过ALU 单元的B7…B0 八位LED 灯显示。
(6) 改变运算器的功能设置, 观察运算器的输出。
置ALU_B=0、LDA=0、LDB=0, 然后按表1-1-1置S3、S2、S1、S0 和Cn 的数值, 并观察数据总线LED 显示灯显示的结果。
如置S3、S2、S1、S0 为0010, 运算器作逻辑与运算, 置S3、S2、S1、S0 为1001, 运算器作加法运算。
如果实验箱和PC 联机操作, 则可通过软件中的数据通路图来观测实验结果（软。
运算器实验-计算机组成原理
实验题目运算器实验一、算术逻辑运算器1.实验目的与要求：1.掌握算术逻辑运算器单元ALU（74LS181）的工作原理。
2.掌握简单运算器的数据传送通道。
3.验算由74LS181等组合逻辑电路组成的运算功能发生器运算功能。
4.能够按给定数据，完成实验指定的算术/逻辑运算。
2.实验方案：（一）实验方法与步骤1实验连线按书中图1－2在实验仪上接好线后，仔细检查正确与否，无误后才接通电源。
每次实验都要接一些线，先接线再开电源，这样可以避免烧坏实验仪。
2 用二进制数据开关分别向DR1寄存器和DR2寄存器置数。
3 通过总线输出寄存器DR1和DR2的内容。
（二）测试结果3.实验结果和数据处理：1)SW-B=0时有效，SW-B=1时无效，因其是低电平有效。
ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效。
S3,S2,S1,S0高电平有效。
2)做算术运算和逻辑运算时应设以下各控制端：ALU-B SW-B S3 S2 S1 S0 M Cn DR1 DR23)输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则存在寄存器中的数据无法准确输出。
4)S3,S2,S1,S0是运算选择控制端,有它们决定运算器执行哪一种运算;M是算术逻辑运算选择,M=0时,执行算术运算,M=1时,执行逻辑运算;Cn是算术运算的进位控制端，Cn=0(低电平)，表示有进位，运算时相当于在最低位上加进位1，Cn=1(高电平)，表示无进位。
逻辑运算与进位无关;、ALU-B是输出三态门控制端，控制运算器的运算结果是否送到数据总线BUS上。
低电平有效。
SW-B是输入三态门的控制端，控制“INPUT DEVICE”中的8位数据开关D7～D0的数据是否送到数据总线BUS上。
低电平有效。
5)DR1、DR2置数完成后之所以要关闭控制端LDDR1、LDDR2是为了确保输入数据不会丢失。
6)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控制信号状态100101。
实验一基本运算器
STAR COP2018实验仪一套、PC机一台。
实验
原理及电
路图
实验过程及
结果记录
实验结果
分析
根据实验步骤，一步一步操作，在A=58 B=AB的条件下，改变运算器的设置，使得运算器输出结果，并记录下来。
运算器显示结果和手算结果一致，说明整个实验非常成功。
运算结果表
运算类型
A
B
S3 S2 S1 S0
ALU=（）FC=（）FZ=（）FS=( )
算术运算
1000
0
ALU=（03）FC=（0）FZ=（0）FS=(0)
1000(FC=0)
1
ALU=（03）FC=（0）FZ=（0）FS=(0)
1000(FC=1)
ALU=（）FC=（）FZ=（）FS=( )
1001
0
ALU=（ab）FC=（0）FZ=（0）FS=(0)
1
1
说明：1-亮；0-灭
当rALU(K13)=0，如果S3S2S1S0的值是0000时，T2、T3节拍时，允许ALU结果输出；S3S2S1S0的值是其它数值，T3节拍时，允许ALU结果输出，显示于扩展区的二位数码管、DS94..DS101的LED上。
6、根据后边的“运算结果表”，改变K20（S0）、K21（S1）、K22（S2）、K23（S3）、K12（CN_I）的值，观察并记录运算器的输出。例如：S0=0，S1=0，S2=0，S3=0，ALU的D7_D0 = 58H；FC、FZ、FS、I不变。
其它
1100
X
FC=（0）
1101
X
EI=（0）
思考
收
获
感
想
X
ALU=（f3）FC=（0）FZ=（0）FS=(0)
实验1运算器实验报告
ALU运算结果的传送控制
8种结果处理——由I6~I8提供结果处理情况 通用寄存器是否接收运算结果，及运算结果类型； Q寄存器的值是否发生变化； 运算器向外输出什么样的内容；
I8I7I6 000 结果处理 寄存器组 － Q寄存器 FQ Y输出 F
001
共完成 8 种运算功能；
3 种算术运算（加减等）和5种逻辑运算（与或异或等）；
2018年10月11日星期四 4
Am2901的输入控制
8种数据组合——由I0~I2提供数据来源 选择输入ALU的两个操作数R和S的组合关系
数据来源 I2I1I0 000 001 R A S Q B
A
0 0 0 D
实验一
运算器实验ห้องสมุดไป่ตู้
主讲人：秦勉
实验目的
深入了解AM2901运算器的功能与具体用法；
深化运算器部件的组成、设计、控制与使用等诸项
知识。
2018年10月11日星期四
2
运算器Am2901
组成 算逻运算器ALU 寄存器组R0—R15 乘商寄存器Q 5组多路选择器
功能 8种 运算类型 8种 数据组合方式 8种 结果处理
2018年10月11日星期四 3
Am2901运算器
符号位S F3 结果为零Z F=0000 结果溢出V OVR 进位输出C Cn+4
F ALU S R Cn
每片Am2901为4位的； 4片Am2901级联构成16位运算器；
输出——运算结果F、标志位SZVC；
输入——R、S、最低位的进位信号Cn RS的数据来源由多路开关可选，共8种组合状态；
010
－
FB
基本运算器实验演示教学
基本运算器实验计算机科学与技术系实验报告专业名称计算机科学与技术课程名称计算机组成原理项目名称基本运算器实验班级学号姓名同组人员实验日期一、实验目的与要求实验目的（1）了解运算器的组成结构（2）掌握运算器的工作原理实验要求（1）实验之前，应认真准备，写出实验步骤和具体设计内容，否则实验效率会很低，一次实验时间根本无法完成实验任务；（2）应在实验前掌握所以控制信号的作用，写出实验预习报告并带入实验室；（3）实验过程中，应认真进行实验操作，既不要因为粗心造成短路等事故而损坏设备，又要自习思考实验有关内容；（4）实验之后，应认真思考总结，写出实验报告，包括实验步骤和具体实验结果，遇到的问题和分析与解决思路。
还应写出自己的心得体会，也可以对教学实验提出新的建议等。
实验报告要上交老师。
二、实验逻辑原理图与分析画实验逻辑原理图逻辑原理图分析上图为运算器原理图。
如图所示运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器A和暂存器B，三个部件同时接受来自A和B的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如ARM），各部件对操作数进行何种运算由控制信号S3…S0和CN来决定（三选一开关），任何时候，多路选择开关只选择三部件中一个部件的结果作为ALU的输出。
如果是影响进位的运算，还将置进位标志FC，在运算结果输出前，置ALU零标志FZ。
ALU中所有模块集成在一片CPLD 中。
ALU的输入和输出通过三态门74LS245连到CPU内总线上，另外还有指示灯标明进位标志FC和零标志FZ。
图中除T4和CLR，其余信号均来自于ALU单元的排线座，实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。
T4由时序单元的TS4提供，其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，控制运算器的输出。
基本运算器实验实验报告
基本运算器实验实验报告一、实验目的本次基本运算器实验的主要目的是深入理解计算机中基本运算的原理和实现方式，通过实际搭建和测试运算器电路，掌握加法、减法、乘法和除法等基本运算的逻辑实现，以及运算过程中的进位、借位和溢出等概念。
同时，通过实验培养我们的动手能力、逻辑思维能力和问题解决能力，为进一步学习计算机组成原理和数字电路等相关课程打下坚实的基础。
二、实验设备与环境1、实验设备数字电路实验箱示波器逻辑分析仪万用表2、实验环境实验室提供稳定的电源和良好的通风条件。
三、实验原理1、加法器半加器：只考虑两个一位二进制数相加，不考虑低位进位的加法电路。
其逻辑表达式为：和＝ A ⊕ B，进位＝ A ∧ B。
全加器：考虑两个一位二进制数相加以及低位进位的加法电路。
其逻辑表达式为：和＝ A ⊕ B ⊕ C_in，进位＝（A ∧ B) ∨（A ∧C_in) ∨（B ∧ C_in)。
多位加法器：通过将多个全加器级联可以实现多位二进制数的加法运算。
2、减法器利用补码原理实现减法运算。
将减数取反加 1 得到其补码，然后与被减数相加，结果即为减法的结果。
3、乘法器移位相加乘法器：通过将被乘数逐位与乘数相乘，并根据乘数对应位的值进行移位相加，得到乘法结果。
4、除法器恢复余数法除法器：通过不断试商、减去除数、恢复余数等操作，逐步得到商和余数。
四、实验内容与步骤1、加法器实验按照实验原理图，在数字电路实验箱上连接全加器电路。
输入不同的两位二进制数 A 和 B 以及低位进位 C_in，观察输出的和 S 和进位 C_out。
使用示波器和逻辑分析仪监测输入和输出信号的波形，验证加法器的功能。
2、减法器实验按照补码原理，设计减法器电路。
输入被减数和减数，观察输出的差和借位标志。
使用万用表测量相关节点的电压，验证减法器的正确性。
3、乘法器实验搭建移位相加乘法器电路。
输入两位二进制被乘数和乘数，观察输出的乘积。
通过逻辑分析仪分析乘法运算过程中的信号变化。
(计算机组成原理)实验一运算器实验
D
红色：运算器控制信号
BUS UNIT
蓝色：器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1，DA2：两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0
运算器实验报告
运算器实验报告实验目的：通过设计和实现一个简单的运算器，掌握数字电路的基本原理和设计方法。
实验原理：运算器是计算机中的一个重要组成部分，用于实现各种算术运算和逻辑运算。
本实验将设计一个4位加法器，实现两个4位二进制数的相加操作。
实验器材：1. 电子实验箱2. 电工工具（例如：万用表、镊子、取针）3. 数字电路集成电路（例如：逻辑门电路、触发器等）4. 连接线5. 电源实验步骤：1. 准备工作：将实验箱中的电源接通，检查连接线和电路的接触是否良好。
2. 按照设计要求，连接各种逻辑门电路和触发器，组成一个4位加法器电路。
3. 将两个4位二进制数通过开关输入到运算器中。
4. 按下计算按钮，观察LED显示屏上的运算结果。
5. 验证运算结果的正确性，可以手动计算两个4位二进制数的和，与实验结果进行对比。
6. 关闭电源，拆除电路连接。
实验结果：经过多次实验，观察和验证运算结果，发现设计的运算器能够正确实现两个4位二进制数的相加操作。
实验分析：1. 通过本实验，我们深入了解了数字电路的基本原理和设计方法。
2. 通过手动计算与实验结果对比，验证了设计的运算器的正确性。
3. 实验过程中，我们发现一些可能的故障原因，例如连接线接触不良、电源故障等。
4. 在实验中，我们需要仔细操作，注意观察，以确保实验结果的准确性。
实验总结：通过本次实验，我们掌握了数字电路设计的基本方法和技巧，充分理解了数字电路的工作原理。
同时，通过验证实验结果，我们对设计的运算器的正确性进行了验证。
在今后的学习和实践中，我们将运用数字电路设计的知识，不断探索和创新，提高自身的实践应用能力。
计算机组成原理-运算器实验
实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算，这个功能要由CPU 中的运算器来完成，运算器也称作算术逻辑部件ALU。
首先安排基本运算器实验，了解运算器的基本结构。
1.1实验目的(1) 了解运算器的组成结构。
(2) 掌握运算器的工作原理。
1.2实验设备PC机一台，Digilent Nexys 4TM开发板，Xilinx Vivado开发套件。
1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示：图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示，Nexys4 DDR板包括2个三色LED，16个滑动开关，6个按钮开关，16个单体LED和1个数字-8的七段显示器。
为了防止粗心大意的短路（假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路）损害，按钮开关和滑动开关通过串联电阻连接到FPGA。
5个按钮开关分派到1个“+”信号的配置是瞬时开关，在正常情况下，这些瞬时开关不用时产生低信号输出，被压时产生高信号输出。
另一方面，“CPU RESET”红色按钮不用时产生高信号输出，被压时产生低信号输出。
“CPU RESET”按钮常常在EDK（嵌入式开发套件）设计中用于重置进程，但你也可以把它当为常用按钮开关使用。
滑动开关根据他们的位置产生固定的高或低信号输入。
16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。
不被用户访问的额外LED表示电源，FPGA编程状态和USB和以太网端口状态。
控制显示模块的七段显示器的原理图如图1.2所示：图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器，配置表现得像1个8位数字显示。
8位数字的每一个由分派在一个“数字8”图案中的7段组成，每段嵌入1个LED。
如图17所示，每段LED是单独发光，所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。
计算机组成原理实验-运算器实验报告
当A=10000000，B=00110010时
F=01111111
（5）S3S2S1S0=1101时，F=A加1。例如：
当A=00110101，B=00110101时，F=00 Nhomakorabea10110
当A=11100011，B=00100010时
F=11100100
F=00100000，FC灯亮，表示有进位
（3）S3S2S1S0=1011时，F=A减B。例如：
当A=00110101，B=00110101时，
F=00000000
当A=01011011，B=00111010时
F=00100001
（4）S3S2S1S0=1100时，F=A减1。例如：
当A=00110101，B=00110101时，
计算机组成原理实验运算器实验报告基本运算器实验报告运算器的组成部分运算器实验报告运算器及移位实验计算机组成原理实验运算器运算器的主要功能是运算器的主要功能运算器的功能
1.逻辑运算
（1）S3S2S1S0=0000时，F=A，例如：
当A=00010101，B=01101001时
F=00010101；
当A=01011000时，B=01011110时
当A=11000011，B=00111100时
F=00000000
（4）S3S2S1S0=0011时，F=A+B。例如：
当A=00110101，B=11001010时，
F=11111111
当A=01011011，B=11000101时
F=11011111
（5）S3S2S1S0=0100时，F=/A。例如：
F=00011101
当A=01000111，B=00000101时
074-王楠-计组实验一(基本运算器实验)
延安大学计算机学院实验报告专用纸实验电路中的时序信号均已连至“W/RUNIT"单元中的相应时序信号引出端，因此，需要将“W/R UNIT"单元中的T4接至“STATE UNIT"单元中的微动开关KK2的输出端。
在进行实验时，按动微动开关，即可获得实验所需的单脉冲。
S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号则使用“SWITCHUNIT”单元中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B为低电平有效，LDDR1、LDDR2为高电平有效。
对于单总线数据通路，作实验时就要分时控制总线，即当向DR1、DR2工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭;同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。
【4】实验步骤1.连接实验电路并检查无误。
图中将用户需要连接的信号线用小圆圈标明(其它实验相同，不再说明)。
2. KK2设置为单拍，KK1和KK3为运行。
3.开电源开关。
4.用输入开关向暂存器DR1置数。
①拨动输入开关形成二进制数01100101 (或其它数值)。
(数据显示灯亮为0,灭为1)。
②使SWITCH UNIT单元中的开关SW-B=0 (打开数据输入三态门)、ALU-B=1 (关闭ALU输出三态门)、LDDR1=1、LDDR2=0。
③按动微动开关KK2，则将二进制数01100101置入DR1中。
5. 用输入开关向暂存器DR2置数。
①拨动输入开关形成二进制数10100111 (或其它数值)。
②SW-B=0、ALU-B=1 保持不变，改变LDDR1、LDDR2,使LDDR1=0、LDDR2=1。
③按动微动开关KK2，则将二进制数10100111置入DR2中。
6.该变运算器的功能设置观察输出。
并将结果填入表中。
【5】实验结论根据实验步骤，一步一步操作，在DR1=65, DR2=A7的条件下，改变运算器的设置，使得运算器输出结果，并记录下来。
计算机组成原理—运算器实验
计算机组成原理—运算器实验计算机组成原理实验报告实验⼀运算器实验⼀、实验⽬的1、掌握简单运算器的数据传输⽅式。
2、验证运算功能发⽣器（74LS181）及进位控制的组合功能。
⼆、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验，了解算数逻辑运算单元的运⽤。
三、实验原理实验中所⽤的运算器原理如下图（初略图）。
其中运算器由两⽚74LS181以并、串形式构成8位字长的ALU。
运算器的输出经过⼀个三态门（74LS245）和数据总线连接，运算器的两个数据输⼊端分别由两个锁存器（74LS273）锁存，锁存器的输⼊已连接到数据总线，数据开关（INPUT UNIT）已和数据总线连接，⽤来显⽰数据总线内容。
本实验装置的控制线（CTR-IN UNIT）应与（CTR-OUT UNIT）连接，数据总线、时序电路（TIME UNIT）产⽣的脉冲信号（他-听）、P(1)、P(2)、P(3)本实验装置已连接，（CLK UNIT）必须选择⼀档合适的时钟，其余均为电平控制信号（HC-UNIT）。
进⾏实验时，⾸先按动位于本实验装置右中侧的复位按钮，使系统进⼊初始待命状态，在LED显⽰器闪动出现“P”的环境下，按动增址命令键使LED显⽰器⾃左向右第⼀位显⽰提⽰符“H”，表⽰本装置已进⼊⼿动单元实验状态，在该状态下按动单步命令建，即可获得实验所需的单脉冲信号，⽽各电平控制信号位于LED显⽰器左⽅的K25-K0⼆进制数据开关来模拟。
注意：在进⾏⼿动实验时，必须先预置开关点电平：/Load=1,/CE=1,其余开关控制信号电平均置为0。
四、实验连接1、⼋位运算器控制信号连接：位于实验装置左上⽅的控制信号（CTR-INUNIT）中的（S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B）与位于实验装置右中⽅的（CTR-IN UNIT）、左下⽅INPUT-UNIT中的（/SW-B）右上⽅CTR-IN (/ALU-B)作对应连接，实验装置中上⽅信号Cn+4与Cn+4I相连。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
山西大学计算机与信息技术学院
实
验
报告
姓 名
学 号
专业班级
2011级 计算机科学与技术 课程名称 计算机组成原理课程设计 实验日期
成 绩 指导教师
批改日期
实验名称
实验一 基本运算器实验
一、实验目的：
（1）了解运算器的组成结构 （2）掌握运算器的工作原理 二、实验内容： 1、 实验原理：
本实验的原理如图 1-1 所示。
运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A 和暂存器 B ，三个部件同时接受来自 A 和 B 的数据，各部件对操作数进行何种运算由控制信号 S3…S0 和 CN 来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU 的输出。
如 果是影响进位的运算，还将置进位标志 FC ，在运算结果输出前，置 ALU 零标志。
ALU 中所有模块集成在一片 CPLD 中。
运算器部件由一片 CPLD 实现。
ALU 的输入和输出通过三态门 74LS245 连到 CPU 内总线 上，另外还有指示灯标明进位标志 FC 和零标志 FZ 。
图中除 T4 和 CLR ，其余信号均来自于 ALU 单元 的排线座，实验箱中所有单元的 T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON 单元的 CLR 按钮。
T4 由时序单元的 TS4 提供 ，其余控制信号均由 CON 单元的二进制数据开关模拟给出。
控制信号中除 T4 为脉冲信号外，其余均为电平信号，其中 ALU_B 为低有效，其余为高有效。
表 1-1 运算器逻辑功能表（表中“X ”为任意态，下同）
运算类型 S3 S2 S1 S0
CN 功 能 能
逻辑运算
0000
X F=A （直通） 0001 X F=B （直通） 0010 X F=AB （FZ ） 0011
X
F=A+B
（FZ ）
0100 X F= A' （FZ）
移位运算0101 X F=A 不带进位循环右移B（取低3 位）位（FZ）0110
0 F=A 逻辑右移一位（FZ）
1 F=A 带进位循环右移一位（FC，FZ）0111
0 F=A 逻辑左移一位（FZ）
1 F=A 带进位循环左移一位（FC，FZ）
算术运算1000 X 置FC=CN （FC）1001 X F=A 加B （FC，FZ）1010 X F=A 加B 加FC （FC，FZ）1011 X F=A 减B （FC，FZ）1100 X F=A 减1 （FC，FZ）1101 X F=A 加1 （FC，FZ）1110 X （保留）
1111 X （保留）
运算器的逻辑功能表如表 1-1 所示，其中 S3 S2 S1 S0 CN 为控制信号，FC 为进位标志，FZ 为运算器零标志，表中功能栏内的FC、FZ 表示当前运算会影响到该标志。
2、实验步骤：
(1) 按图 1-2连接实验电路，并检查无误。
图1-2
(2) 将时序与操作台单元的开关 KK2 置为‘单拍’档，开关 KK1、KK3 置为‘运行’档。
(3) 打开电源开关，如果听到有‘嘀’报警声，说明有总线竞争现象，应立即关闭电源，重新检查接线，直到错误排除。
然后按动 CON 单元的 CLR 按钮，将运算器的 A、B 和 FC、FZ 清零。
(4) 用输入开关向暂存器 A 置数。
① 拨动 CON 单元的SD27…SD20 数据开关，形成用户指定的二进制数，数据显示亮为‘1’，灭为‘0’。
② 置 LDA=1，LDB=0，连续按动时序单元的ST按钮，产生一个T4上升沿，则将二进制数置入暂存器 A 中，暂存器 A 的值通过 ALU 单元的A7…A0 八位 LED 灯显示。
(5) 用输入开关向暂存器 B 置数。
① 拨动 CON 单元的SD27…SD20 数据开关，形成另外一个二进制数。
② 置 LDA=0，LDB=1，连续按动时序单元的 ST 按钮，产生一个T4上升沿，则将二进制数置入暂存器 B 中，暂存器 B 的值通过 ALU 单元的B7…B0 八位 LED 灯显示。
(6) 改变运算器的功能设置，观察运算器的输出。
置 ALU_B=0、LDA=0、LDB=0，然后按表 1-1 置S3、S2、S1、S0 和 Cn 的数值，并观察数据总线 LED 显示灯显示的结果。
如果实验箱和 PC 联机操作，则可通过软件中的数据通路图来观测实验结果，方法是：打开软件，选择联机软件的“【实验】—【运算器实验】”，打开运算器实验的数据通路图，如图 1-5 所示。
进行上面的手动操作，每按动一次 ST 按钮，数据通路图会有数据的流动，反映当前运算器所做的操作，或在软件中选择“【调试】—【单节拍】”，其作用相当于将时序单元的状态开关 KK2 置为‘单拍’档后按动了一次 ST 按钮，数据通路图也会反映当前运算器所做的操作。
重复上述操作，并完成表 1-2。
然后改变 A 、B 的值，验证 FC 、FZ 的锁存功能。
图1—3 数据通路
3、实验结果：
三、实验总结：
1、当需要用1口、3口线时，可用2口、4口替代，并且要注意连线两端的颜色一定要对应。
2、打开实验箱的电源前，接好线路 并检查无误。
3、插线、拔线前一定要关闭电源，切忌带电操作。
电源关闭后，至少间隔30秒，再重启动。
4、把FC 置1时可以先置CN 为1，将s0s1s2s3为1000，然后连续按动时序单元的 ST 按钮，即可。
A
B 运算类型 S3 S2 S1 S0
CN 结果
9CH 15H 9CH
5BH
03H
5BH 逻辑运算
0 0 0 0 X F=(9CH) FC=(0) FZ=(0) 0 0 0 1 X F=(5BH) FC=(0) FZ=(0) 0 0 1 0 X F=(18H) FC=(0) FZ=(0) 0 0 1 1 X F=(DFH) FC=(0) FZ=(0) 0 1 0 0 X F=(63H) FC=(0) FZ=(0)
移位运算
0 1 0 1 X F=(A2H) FC=(0) FZ=(0) 0 1 1 0 0 F=(0AH) FC=(0) FZ=(0) 1 F=(0AH) FC=(1) FZ=(0) 0 1 1 1 0 F=(2AH) FC=(1) FZ=(0) 1 F=(2AH) FC=(0) FZ=(0) 算术运算 1 0 0 0 X F=(9CH) FC=(0) FZ=(0) 1 0 0 1 X F=(F7H) FC=(0) FZ=(0) 1 0 1 0（FC=0） X F=(F7H) FC=(0) FZ=(0) 1 0 1 0（FC=1）
X F=(F8H) FC=(0) FZ=(0) 1 0 1 1
X F=(41H) FC=(0) FZ=(0) 1 1 0 0 X F=(9BH) FC=(0) FZ=(0)
1 1 0 1
X
F=(9DH) FC=(0) FZ=(0)。