锁存器与触发器习题与参考答案
数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
数字电子技术基础_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.计算CMOS逻辑门的扇出数时，只使用静态的输入电流和输出电流计算。
参考答案:错误2.某时序电路的状态转换图如图所示，若输入序列X = 110101（从最左边的位依次输入）时，设起始状态为【图片】，则输出序列为。
【图片】参考答案:1011013.JK触发器有使输出不确定的输入条件。
参考答案:错误4.所有触发器的建立时间都不为零。
参考答案:正确5.由或非门构成的基本SR锁存器在S=1、R=0时，将使锁存器进入置位状态。
参考答案:正确6.锁存器和触发器都属于双稳态电路，它们存在两个稳定状态，从而可存储、记忆1位二进制数据。
对吗？参考答案:正确7.CMOS门电路的特点：静态功耗；而动态功耗随着工作频率的提高而；输入电阻；抗干扰能力比TTL 。
参考答案:极低；增加；很大；高8.74LVC系列CMOS与非门在+3.3V电源工作时，输入端在以下哪些接法下属于逻辑0（74LVC系列输出和输入低电平的标准电压值为【图片】）？参考答案:输入端接低于0.8V的电源_输入端接同类与非门的输出低电平0.2V_输入端接地_输入端到地之间接10kΩ的电阻9.下列哪些CMOS门可以将输出端并接使用？参考答案:漏极开路（OD）输出_三态（TS）输出10.根据最简二进制状态表确定输出函数表达式时，与所选触发器的类型无关。
参考答案:正确11.下图各个CMOS电路中，V IL、V IH分别为输入低、高电平。
指出输出高电平的电路有。
参考答案:_12.传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间，其数值与电源电压VDD及负载电容的大小有关。
参考答案:正确13.按照制造门电路晶体管的不同，集成门电路分为MOS型、双极型和混合型。
对吗？参考答案:正确14.下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为。
数字逻辑设计习题参考答案(第5章)
第5章锁存器与触发器5—1 图5.1（a）是由与非门构成的基本R-S触发器，试画出在图（b）中所示输入信号的作用下的输出波形。
dRdSQQ图 5.1（a）图 5.1（b）最后一个时刻R、S端同时由0变成1，其状态不确定，假设R先来高电平则Q为高5—2 分析图5.2所示电路，列出特性表，写出特性方程，说明其逻辑功能。
CP D Q n Q n+10 ×0 0 保持0 × 1 11 0 ×0 置数1 1 × 1特性方程为Q n+1=D 为同步（CP高电平）D触发器5—3 由CMOS门构成的电路如图5.3（a）所示，请回答：（1）0=C时该电路属于组合电路还是时序电路？1=C时呢？（2）分别写出输出Q的表达式；（3）已知输入A，B，C的波形如图5.3（b），请画出对应的输出Q的波形。
图5.2Q图5.3（a）ABCQ图5.3（b）答： 1） 0=C 时该电路属于组合电路（输出反馈截止）1时为时序电路。
2）C=0时 B A Q +=C=1时 n n n Q B Q B Q⋅=+=+15—4 已知CP 和D 的波形如图4.4所示，试对应画出习题5—2中电路的输出1Q 以及D 触发器（上升沿触发）的输出2Q 的波形。
（1Q 2Q 的初始状态为“0”5—5 今有两个TTL J-K 触发器，一个是主从触发方式，另一个是下降沿触发，已知两者的输入波形均如图5.5所示，试分别画出两个触发器的输出波形。
初始状态均为“0”。
对于主从JK 触发器，由于在CP 为1的全部时间内主触发器都可以接收输入信号，所以在CP 为1的期间输入信号发生变化后，CP 下降沿到达时从触发器的状态不一定按此刻输入信号的状态来确定，而必须考虑整个CP 为1期间内输入信号的变化过程才能确定触发器DQ QCPJQ Q 主从边沿A B C Q 图5.3（b）D Q Q的状态。
主从JK 触发器在Q 为0时主触发器只能接收置1输入信号，Q 为1时只能接收置0信号。
模式锁存触发电路设计任务说明习题解答
任务8.2模式锁存触发电路设计任务说明习题解答一、测试（一）判断题1、移位寄存器74LS194 可串行输入并行输出，但不能串行输入串行输出。
答案：F解题：并行送数功能。
当/CR=1，M1M0=11时，在上升沿作用下，D0～D3端输入的数码d0～d3并行送入寄存器。
当/CR=1、M1M0=01时，在上升沿作用下，DSR端输入的数码依次送入寄存器。
2、寄存器并行方式与串行方式比较，并行存取方式的速度比串行存取方式慢得多，而且所用的数据线要比串行方式多。
答案：F解题：寄存器并行方式与串行方式比较，并行存取方式的速度比串行存取方式快得多，但所用的数据线要比串行方式多。
3、寄存器能够把串行数据变成并行数据。
答案：T解题：寄存器能够把串行数据变成并行数据。
4、双向移位寄存器74LS194当/CR端输入低电平时，所有输出均为零。
答案：T解题：双向移位寄存器74LS194当/CR端输入低电平时，所有输出均为零。
5、数据锁存器74HC573的/OE引脚输入无效信号为高时，输出为高阻。
答案：T解题：数据锁存器74HC573的/OE引脚输入无效信号为高时，输出为高阻6.能存放二值代码的部件叫做寄存器。
寄存器按功能分为数码寄存器和移位寄存器。
数码寄存器只供暂时存放数码，可以根据需要将存放的数码随时取出参加运算或者进行数据处理。
移位寄存器不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。
答案：T解题：能存放二值代码的部件叫做寄存器。
寄存器按功能分为数码寄存器和移位寄存器。
数码寄存器只供暂时存放数码，可以根据需要将存放的数码随时取出参加运算或者进行数据处理。
移位寄存器不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。
7.从寄存器取出数码的方式也有并行输出和串行输出两种。
在并行输出方式中，被取出的数码在对应的输出端同时出现；在串行输出方式中，被取出的数码在一个输出端逐位输出。
《数字电路-分析与设计》1--10章习题及解答(部分)_北京理工大学出版社
6-17先分别将‘290接为8421和5421计数器，再分别用M-1=6(QDQCQBQA=0110)8421和(QAQDQCQB=1001)5421置位即可，应特别注意高低位的顺序。波形图和状态图略。
低电平噪声容限：
甲的关门电平大，所以甲在输入低电平时的
抗干扰能力强。
3-6 试说明下列各种门电路中哪些可以将输出端并联使用（输入端的状态不一定相同）。
⑴ 具有推拉式输出级的TTL电路；
⑵ TTL电路的OCபைடு நூலகம்；
⑶ TTL电路的TS门；
⑷ 普通的CMOS门；
⑸ 漏极开路输出的CMOS门；
⑹ CMOS电路的TS门。
6-24应从RCO引出，此时不管分频比为多少，分频关系都是正确的。
6-25画出状态顺序表或状态图即可。
对于图（a），只要注意QB=0时预置，并且DCBA=QD110即可。
由状态图知，这是模6计数器。
对于图（b），只要注意QC=0时预置，并且DCBA=QD100即可。
由状态图知，这是模10计数器。
该电路设计巧妙，QD均为占空比为50%的方波。
3-5 有两个相同型号的TTL“与非”门，对它们进行测试的结果如下：
⑴ 甲的开门电平为1.4V，乙的开门电平为1.5V；
⑵ 甲的关门电平为1.0V，乙的关门电平为0.9V。
试问在输入相同高电平时，哪个抗干扰能力强？在输入相同的低电平时，哪个抗干扰能力强？
解：高电平噪声容限：
甲的开门电平小，所以甲在输入高电平时的抗干扰能力强；
第5章-锁存器和触发器之欧阳与创编
5锁存器和触发器5.2 锁存器5.2.1 分析图题5.2.1所示电路的功能，列出功能表。
解：由逻辑电路图，可以得到Q端和Q端得逻辑表达式根据上面两式，可以得到该锁存器的功能表，如表题解5.2.1所示。
5.2.2用CMOS电路74HCT02或非门构成消除机械开关抖动影响的电路如图题5.2.2所示，试画出在开关S 由位置A到B时Q和Q端的波形。
如改用TTL电路74LS02实现，R1、R2取值的大致范围为多少？整个电路的功耗发生什么变化？解：如图题 5.2.2所示，开关接通A点时，Q=0，Q=1。
当开关触点拨离A点瞬间，由于Q=1的作用，其抖动不会影响Q=0的状态。
在开关悬空期间，锁存器保持状态不变。
开关触点第一次接通B点，就使Q 翻转为0，Q翻转为1.此时开关触点已离开A点，在Q=1的作用下，即使触点的抖动会使B点电平发生跳动，也不会改变Q=0的状态。
该过程中的Q和Q的波形如图题解5.2.2（a）所示。
如果改用TTL电路74LS02实现，由于其输入电路如图题解5.2.2（b）点画线框内所示，所以当开关未接通A点时，电源﹢V CC将通过集成电路内部的电阻r1和肖特基二极管D1向电路外接电阻R1注入电流i。
如果R1阻值过大，I i在该电I阻上产生的压降有可能超过TTL电路所允许的低电平输入电压最大值V，从而电路可能发生逻辑混乱。
ILmax可以列出下列不等式74LS系列电路规定V CC=﹢5V，V=0.8V。
74LS02ILmax中，r1的典型值为20kΩ，肖特基二极管正向导通时的典型压降V=0.4V。
将上述参数代入不等式，可得FSBDR1≤4.2kΩ。
为了降低电路功耗，R1取值不宜过小，一般应大于500Ω。
所以R1得取值范围应为 500Ω≤R1≤4.2kΩR的取值与R1相同。
2TTL电路的静态功耗大于CMOS电路，同时考虑到R1和R2的功耗，用74LS02构成图题5.2.2所示的电路，功耗将显著增大。
5.2.5若图 5.2.8(a)所示电路的初始状态为Q=1，E、S、R端的输入信号如图题5.2.5所示，试画出相应Q和Q端的波形。
《数字逻辑设计》第8章 锁存器与触发器
0
↑
1
1
1
1
0,1,↓ X
1
1
Qn
CK
ClrN
1
PreN
D
设1
Q
清0
保持
Example Flip-Flops with Additional Inputs
例1：写出JK触发器的次态方程
+
CP AB
Qn+1 = J Qn + K Qn
JQ CP KQ
TTL电路： 悬空相当于 接高电平1
= J Qn = A Qn + B Qn Qn
Edge-Triggered D Flip-Flop
(5).驱动表
驱动表
Qn
Qn+1 D
00
0
01
1
10
0
11
1
Latches and Flip-Flops
2. S-R 触发器
(1). 逻辑符号
QQ R CK S QQ
R CK S
(2). 功能表
R S Qn Qn+1 000 0 001 1 010 1 011 1 100 0 101 0 110 × 111 ×
♦ 时序电路当前时刻的状态是什么？ ♦ 在输入信号的作用下，下一时刻的状态是什么？
Q
0
1
0 =R 1
Q’
1
对输入信 号高电平 敏感
2
0 S= 0
(2) 功能表
置0端 R
0
0
置1端 S
0
0
现态 Qn 0
1
次态 Qn+1
0
1
保持
0
1
01
《数字电路制作与测试》习题册（三）
《数字电路制作与测试》习题册（三）项⽬三计数器的设计与调试主要知识点：⼀、填空题1. 时序逻辑电路的输出不仅与有关，⽽且与有关。
2. 时序逻辑电路中的存储电路通常有两种形式：和。
3. 是构成时序逻辑电路中存储电路的主要元件。
4. 锁存器和触发器是构成时序逻辑电路中的主要元件。
5. 按逻辑功能分，触发器有、、、触发器等⼏种。
6. 触发器按照逻辑功能来分⼤致可分为种。
7. 触发器是构成逻辑电路的重要部分。
8. 触发器有两个互补的输出端Q 、Q ，定义触发器的0状态为，1状态为，可见触发器的状态指的是端的状态。
9. 触发器的两个输出端Q 、Q ，当0,1Q Q ==时，我们称触发器处于。
10. 触发器的状态指的是的状态，当1,0Q Q ==时，触发器处于。
11. 触发器有2个稳态，存储4位⼆进制信息要个触发器。
12. 因为触发器有个稳态，6个触发器最多能存储⼆进制信息。
13. ⼀个有与⾮门构成的基本RS 触发器，其约束条件是。
14. ⼀个基本R S 触发器在正常⼯作时，它的约束条件是R +S =1，则它不允许输⼊S = 且R = 的信号。
15. 与⾮门构成的基本RS 锁存器输⼊状态不允许同时出现R = S = 。
16. 与⾮门构成的基本RS 锁存器的特征⽅程是，约束条件是。
17. 由与⾮门构成的基本RS 锁存器其逻辑功能有种。
18. 由与⾮门构成的基本RS 锁存器正常⼯作时有三种状态，分别是01R S =输出为，10R S = 输出为，11R S =输出为。
（0状态/1状态/保持状态）。
19. 与⾮门构成的基本RS 锁存器当Q=1时，R = ，S = 。
20. 与⾮门构成的基本RS 锁存器当Q=0时，R = ，S = 。
21. 锁存器和触发器的区别在于其输出状态的变化是否取决于。
22. 触发器的输出状态变化除了由输⼊信号决定外还取决于。
23. 和共同决定了触发器输出状态的变化。
24. 钟控RS 触发器的约束条件是。
第05章触发器习题解N
图A5.7
[题5.8] 在脉冲触发 触发器电路中，若S、R、CLK端的电 题 在脉冲触发SR触发器电路中 触发器电路中， 、 、 端的电 压波形如图P5.8所示，试画出 、Q'端对应的电压波形。假 所示， 端对应的电压波形。 压波形如图 所示 试画出Q、 端对应的电压波形 定触发器的初始状态为Q=0。 定触发器的初始状态为 。
触发器逻辑功能的定义和脉冲触发方式的动作特点(主从结 解：根据SR触发器逻辑功能的定义和脉冲触发方式的动作特点 主从结 根据 触发器逻辑功能的定义和脉冲触发方式的动作特点 构触发器属于脉冲触发方式)，即可画出如图A5.7所示的输出电压波形图。 所示的输出电压波形图。 构触发器属于脉冲触发方式 ，即可画出如图 所示的输出电压波形图
解：根据D触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方 根据 触发器逻辑功能的定义及维持阻塞结构所具有的边沿触发方 即可画出Q和 的电压波形如图 的电压波形如图A5.14。 式，即可画出 和Q'的电压波形如图 。
图A5.14
[题5.15] 已知 题 已知CMOS边沿触发方式 触发器各输入端的电压 边沿触发方式JK触发器各输入端的电压 边沿触发方式 波形如图P5.15所示，试画出 、Q'端对应的电压波形。 所示， 端对应的电压波形。 波形如图 所示 试画出Q、 端对应的电压波形
触发器逻辑功能的定义及边沿触发方式的动作特点， 解：根据D触发器逻辑功能的定义及边沿触发方式的动作特点，即可画 根据 触发器逻辑功能的定义及边沿触发方式的动作特点 出Q、Q'端的电压波形如图A5.13。 、 端的电压波形如
图A5.13
[题5.14] 已知维持阻塞结构 触发器各输人端的电压波形如 题 已知维持阻塞结构D触发器各输人端的电压波形如 所示， 端对应的电压波形。 图P5.14所示，试画出 、Q'端对应的电压波形。 所示 试画出Q、 端对应的电压波形
(完整版)第4章习题答案
思考题：题4.1.1 按触发方式触发器可分为、和三类。
答：电平触发、主从触发、边沿触发。
题4.1.2 由与非门构成的RS锁存器输入信号不允许同时为。
答：0题4.1.3 触发器有个稳定状态，它可记录位二进制码，存储8位二进制信息需要个触发器。
答：2、1、8。
题 4.1.4 如果由或非门构成的RS锁存器输入信号同时为1，此时输出的原端Q和非端Q 为。
然后改变两输入信号为0，输出原端Q和非端Q为。
答：0、不定（0，1或1，0）题4.2.1 在图4.2.1（b）中将C1改为C2，当C2有效时，1S、1R和C2 。
答：无关。
题4.2.2 同步RS触发器和RS锁存器主要区别是。
答：触发信号。
题4.2.3 保证同步D触发器的输出稳定，要求输入有效信号的高电平至少需要。
答：4t pd。
题4.2.4 同步触发器的缺点是。
（A）抗干扰能力差（B）空翻现象（C）多次翻转（D）约束条件答：A、B、C、D。
题4.2.5 同步D触发器和同步RS触发器相同之处是，不同之处是。
（A）空翻现象，约束条件（B）同步信号，空翻现象（C）约束条件，空翻现象（D）时钟，同步信号答：A题4.3.1 具有约束条件的触发器有。
（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：A题4.3.2 具有一次翻转特性的触发器有。
（A）主从RS触发器（B）由主从RS触发器组成D触发器（C）主从JK触发器（D）由主从JK触发器组成D触发器答：Ｃ、D题4.3.3 主从RS触发器不能完全克服多次翻转的原因是。
（A）主从RS触发器的主触发器工作原理和同步RS触发器相同（B）主从RS触发器的从触发器工作原理和同步RS触发器相同（C）输入信号R不稳定12（D ）异步复位或置位不考虑时钟的到来就将输出清零或置1 答：A题4.3.4 主从触发器的时钟在高电平时，将输入信号传递到 。
在低电平时，将信号传递到 。
锁存器与触发器(D类)
锁存器Latch概述锁存器（Latch）是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。
锁存，就是把信号暂存以维持某种电平状态。
锁存器的最主要作用是缓存，其次完成高速的控制器与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个I/O口既能输出也能输入的问题。
锁存器是利用电平控制数据的输入，它包括不带使能控制的锁存器和带使能控制的锁存器。
锁存器Latch结构latch：锁存器，是由电平触发，结构图如下：锁存器latch的优缺点优点：1、面积比ff小门电路是构建组合逻辑电路的基础，而锁存器和触发器是构建时序逻辑电路的基础。
门电路是由晶体管构成的，锁存器是由门电路构成的，而触发器是由锁存器构成的。
也就是晶体管-》门电路-》锁存器-》触发器，前一级是后一级的基础。
latch完成同一个功能所需要的门较触发器要少，所以在asic中用的较多。
2、速度比ff快用在地址锁存是很合适的，不过一定要保证所有的latch信号源的质量，锁存器在CPU设计中很常见，正是由于它的应用使得CPU的速度比外部IO部件逻辑快许多。
缺点：1、电平触发，非同步设计，受布线延迟影响较大，很难保证输出没有毛刺产生2、latch将静态时序分析变得极为复杂触发器Flip-flop结构lip-flop：触发器，是时钟边沿触发，可存储1bitdata，是register的基本组成单位，结构图如下：flip-flop的优缺点优点：1、边沿触发，同步设计，不容易受毛刺的印象2、时序分析简单缺点：1、面积比latch大，消耗的门电路比latch多锁存器Latch和触发器flipflop的区别1、锁存器Latch和触发器flipflop锁存器能根据输入端把结果自行保持;触发器是指由时钟边沿触发的存储器单元；由敏感信号（电平，边沿）控制的锁存器就是触发器；2、写电路时，产生锁存器的原因if语句中，没有写else，默认保持原值，产生锁存器，可能不是想要的结果；case语句中，没有写完整default项，也容易产生锁存器；例子：always@（aorb）beginif（a）q=b;end产生了锁存器，如下：没有锁存器的情况always@（aorb）beginif（a）q=b;elseq=0;end3、避免使用D锁存器，尽量使用D触发器D锁存器moduletest_latch（y，a，b）; outputy;inputa;inputb;regy; always@（aorb）beginif（a==1’b1）y=b;endendmoduleD触发器moduletest_d（y，clk，a，b）; outputy;inputclk;inputa;inputb;regy; always@（posedgeclk）beginif（a==1‘b1）y=b;endendmodule从图8可知，例10对应的电路是D触发器。
锁存器与触发器习题与参考答案
第5章 锁存器与触发器 习题与参考答案[题5-1] 画出图题5-1所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-1解：SR.QQ....[题5-2] 画出图题5-2所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-2解：SR.Q Q......[题5-3] 画出图题5-3所示的电平触发SR 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RSRQQ....CLKS RCLK...图题5-3解：S RCLK..Q Q..[题5-4] 画出图题5-4所示的电平触发D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1D DQQ....CLKDCLK..图题5-4解：DCLK..QQ....[题5-5] 画出图题5-5所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C11DD QQ....CLKDCLK ...DQQ....CLKDCLK...C11D （1）（2）图题5-5解：DCLK ...DCLK...（1）（2）QQ....[题5-6] 画出图题5-6所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-6解：CLK....Q1Q2Q3...[题5-7] 试画出图题5-7所示电路输出端Q 1、Q 0端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）CLK.....图题5-7解：..CLK...Q0Q1[题5-8] 画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
数字电路(触发器)单元测试与答案
一、单选题1、输入高有效的基本RS锁存器在使用时要尽量避免R、S输入同时为高电平（逻辑1）的组合，否则输出（）。
A.状态不确定B.全1C.全0D.0态正确答案：C解析：A、只是在高电平同时撤销后的状态无法确定，因为门电路的延迟等因素。
B、基本RS锁存器由两个输入输出交叉耦合的或非门构成，输入高有效。
或非门的特性是有1出02、双稳态电路有（）个稳态，可用于存储一位二进制数码。
A.0B.1C.2D.3正确答案：C3、使用基本RS锁存器（或非门构成的）时必须遵循的约束条件是（），否则会输出非法状态。
A.R+S≠2B.R+S=0C.RS=0D.R+S=2正确答案：C4、初态为1态的R̅S基本锁存器（复位、置数信号低有效），若锁存器要输出0态，输入的R̅、S可以是（）。
A.R̅=0,S̅=0B. R̅=0,S̅=1C. R̅=1,S̅=0D. R̅=1,S̅=1正确答案：B解析：B、复位低有效5、基本RS锁存器加一个同步信号CP和两个（）门可以实现同步信号高有效的同步RS锁存器。
A.与非B.与C.或D.或非正确答案：B6、D触发器具有数据锁存功能，如果将输入D与Q̅端相连，也可以实现（）触发器的功能。
A.RSB.TC.T'D.JK正确答案：C二、多选题1、使用基本R̅S锁存器时（与非门构成的），必须遵循的约束条件是（），否则会输出非法状态。
A.输入不可以同时有效B.输入不能同时为1C.输入不能同时为0D. R̅+S̅=1正确答案：A、C、D2、初态为0态的基本RS锁存器（或非门构成的），若锁存器要继续保持0态输出，输入R、S可以是（）。
A.R=0,S=0B. R=0,S=1C. R=1,S=0D. R=1,S=1正确答案：A、C3、同步D锁存器（）。
A.没有复位与置数功能B.使用时没有约束条件C.对电平敏感D.有数据锁存功能正确答案：B、C、D4、4个（）加一个反相器可以构成同步信号（）电平有效的同步D锁存器。
【电工学期末考试习题】第16章 触发器及其应用 习题参考答案
第16章 触发器及其应用 习题参考答案一、填空题：1．时序逻辑电路的特点是：输出不仅取决于当时 输入 的状态还与电路 原来 的状态有关。
2．欲使JK 触发器实现的功能，则输入端J 应接 “1” ，K 应接 “1” 。
3．组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。
4．两个与非门构成的基本RS 触发器的功能有 置0 、 置1 和 保持 。
电路中不允许两个输入端同时为 0 ，否则将出现逻辑混乱。
5．钟控RS 触发器具有“空翻”现象，且属于 电平 触发方式的触发器；为抑制“空翻”，人们研制出了 边沿 触发方式的JK 触发器和D 触发器。
6．JK 触发器具有 保持 、 翻转 、 置0 和 置1 的功能。
7．D 触发器具有 置0 和 置1 的功能。
二、选择题：1．描述时序逻辑电路功能的两个重要方程式是（ B ）。
A 、 状态方程和输出方程B 、状态方程和驱动方程C 、 驱动方程和特性方程D 、驱动方程和输出方程2．由与非门组成的RS 触发器不允许输入的变量组合为（ D ）。
A 、00B 、 01C 、 10D 、 113. 双稳态触发器的类型有（ D ）A 、基本RS 触发器；B 、同步RS 触发器；C 、主从式触发器；D 、前三种都有。
4. 存在空翻问题的触发器是（ B ）A 、D 触发器；B 、同步RS 触发器；C 、主从JK 触发器。
三、简述题1、时序逻辑电路和组合逻辑电路的区别有哪些？答：主要区别有两点：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路；时序逻辑电路的输出只与现时输入有关，不具有记忆性，组合逻辑电路的输出不仅和现时输入有关，还和现时状态有关，即具有记忆性。
2、何谓“空翻”现象？抑制“空翻”可采取什么措施？答：在一个时钟脉冲为“1”期间，触发器的输出随输入发生多次变化的现象称为“空翻”。
空翻造成触发器工作的不可靠，为抑制空翻，人们研制出了边沿触发方式的主从型JK 触发器和维持阻塞型的D 触发器等等。
7.触发器习题及其答案
触发器习题及其答案1.由与非门组成的基本RS 触发器中输入图P5.1所示R D ’和S D ’的电压波形，试画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.1解：2.已知同步D 触发器CP 和D 端的输入电压波形如图P5.5所示，试画出输出Q端的电压波形。
设触发器的初始状态为Q=0。
图 P5.5解：3.已知同步JK 触发器输入CP 、J 、K 的电压波形如图P5.6所示，试画出输出Q和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.6解：R D ’ S D ’ Q Q ’CPDCPD Q CP J K Q Q ’CP JK4.TTL 边沿JK 触发器如图P5.7（a ）所示，输入CP 、J 、K 端的电压波形如图P5.7所示，试对应画出输出Q 和Q ’端的电压波形。
设触发器的初始状态为Q=0。
图 P5.7解：5.图P5.8(a)～(l)所示各边沿JK 触发器的初始状态都为1状态，试对应图P5.8(m)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
1J Q C1 1K Q ’ CPJ KCP JK QQ ’解：6.图P5.9(a)～(h)所示各边沿D 触发器的初始状态都为0状态，试对应图P5.9(i)输入的CP 电压波形画出各触发器输出Q 端的电压波形。
解：CP Q1-(b)Q5-(f) Q8-(i) CP Q4-(e) Q6-(g) Q7-(h)7.试写出图P5.10所示各触发器的特性方程，并注明使用时钟条件。
解：(b)nnnnnnn QA QQ A AQ QQ A Q11111111)()(=+=⊕=+(c) nn n Q A Q A D Q 2212+===+8.在图P5.12(a)所示的电路中输入图P5.12(b)所示的CP 、A 、B 的电压波形，试写出它的特性方程，并画出输出Q 端的电压波形。
设触发器的初始状态为Q=0。
解：A K J ==⊙B=AB+B ACP 下降沿有效9.根据图P5.14(a)给定的逻辑电路和图P5.14(b)所示CP 的电压波形，试画出Q 0和Q 1端的电压波形。
第五章 触发器 习题参考答案
第五章触发器习题解答【题5.4】画出图 P5.4(a) 中电平触发SR触发器Q和Q’ 端的电压波形。
时钟脉冲CLK和输入S、R的电压波形如图P5.4(b) 所示。
设触发器的初始状态为Q=0。
解：由电平触发器的特性表，可得如上图所示的电压波形。
注意：有不符合SR触发器约束条件的情况，故Q和Q’有一处并不相反！【题5.7】画出图P5.7(a) 中脉冲触发JK触发器输出端Q和Q’的电压波形。
时钟脉冲CLK和输入J、K的电压波形如图P5.7(b) 所示。
设触发器的初始状态为Q=0。
解：由脉冲触发JK触发器的特性表，可得如上图所示的电压波形。
【题5.8】画出图P5.8(a) 中脉冲触发JK触发器输出端Q和Q’的电压波形。
时钟脉冲CLK和输入J、K的电压波如图P5.8(b) 所示。
设触发器的初始状态为Q=0。
解：同脉冲触发JK触发器特性表，可得如上图所示的电压波形。
【题5.11】图P5.11(a) 是带有异步清零端的上升沿触发D触发器，CLK和D 端的电压波形如图P5.11(b) 中所给出。
试画出触发器输出端Q对应的电压波形。
解：Rd=1时，触发器被置0，即Q=0时，由边沿触发D触发器的特性表，可得如上图所示的电压波形。
【题5.13】画出图P5.13(a) 中两个D触发器FF1和FF2的输出端Q1’和Q2’的电压波形。
时钟脉冲CLK和输入端D的电压波形如图P5.13(b)所示。
设触发器的初始状态均为Q=0。
解：FF1触发器发生在CLK下降沿触发；FF2触发器发生在CLK上升沿触发，则电压波形如上图所示。
【题5.14】画出图P5.14(a) 中两个JK触发器FF1和FF2的输出端Q1和Q2的电压波形。
时钟脉冲CLK和输入端J、K的电压波形如图P5.14(a) 所示。
设触发器的的初始状态均为Q=0。
解：FF1触发器发生在CLK下降沿触发；FF2触发器发生在CLK上升沿触发，则Q1、Q2的电压波形如上图所示。
第十二章 触发器习题及答案
第十二章 触发器习题及答案一、填空题1、 触发器有_____个稳态，存储8位二进制信息要______个触发器。
2、 一个基本RS 触发器在正常工作时，它的约束条件是R + S =1，则它不允许输入S =____且R =____的信号。
3、 触发发有两个互补的输出端Q 、Q ，定义触发器的1状态为Q=___________，0状态为_________可见，触发器的状态指的是______端的状态。
4、 一个基本RS 触发器在正常工作时，不允许输入R=S=1的信号，因此它的约束条件是___________。
5、 在一个CP 脉冲作用下，引起触发器两次或多次翻转的现象称为触发器的__________ ，触发方式为__________式或_____________的触发器不会出现这种现象。
6、 触发器是一种由门电路构成并具有两个稳定状态的电路，两个稳定状态分别用来表示和寄存二进制数码______和______。
7、按逻辑功能不同可分为_______触发器______触发器______触发器_____触发器和_____触发器等。
8、按电路结构不同，可分为______触发器，________触发器，________触发器，________触发器等。
9、描述触发器功能的方法有：__________、____________、__________、______________和________________。
10、电路在没有外加信息触发时保持某一状态不变，而这种状态叫____________。
11、防止空翻的触发器结构有_________________________。
12、触发器的基本性质有_____________________________________________。
13、从结构上看，时钟同步R-S 触发器是在R-S 触发器的基础上增加了____________构成的。
14、比结构上看主从结构的触发器是由主触发器和___________组成。
4时序逻辑电路习题解答
A.只与输入有关
B.只与电路当前状态有关
C.与输入和电路当前状态均有关
D・与输入和电路当前状态均无关
A・只与输入有关
B.只与电路当前状态有关
C.与输入和电路当前状态均有关
D.与输入和电路当前状态均无关
13.用"只触发器组成计数器，其最大计
数模为O
A・孔B・2〃C・沪
D・2n
14.一个5位的二进制加计数器，由00000
路是o
A・B・
C・ห้องสมุดไป่ตู้・
图T4.7
8.电路如图T4.8所示。输出端0所得波
形的频率为CP信号二分频的电路 为 。
9•将D触发器改造成T触发器，如图T4.9
所示电路中的虚线框内应是o
A.或非门B.与非门C•异 或门D.同或门
10・触发器异步输入端的作用
是
A•清0B.置1C.接收时
钟脉冲D.清0或置1
11.米里型时序逻辑电路的输出
4时序逻辑电路习题解答
自我测验题
1.图T4.1所示为由或非门构成的基本SR锁存器，输入S、人的约束条件是O
A.SR=OB・SR=1C・S+R=OD・S+R=l
SR锁存器，为使锁存器处于“置1”状态，其
§ &应为O
A
3. SR锁存器电路如图T4.3所示，已知X、Y波形，判断0的波形应为A、B、C、D中的B。假定锁存器的初始状态为0。
D.
17.电路图T4.17所示。设电路中各触发
器当前状态02Q100为110,请问时钟CP作
用下，触发器下一状态为
CP
图T4.17
B・010
(a) (b)
图14.3
4.有一T触发器，在7=1时，加上时钟
万里学院-数字电子技术基础-第三章习题及参考答案
第三章锁存器与触发器一、选择题1.N个触发器可以构成能寄存位二进制数码的寄存器。
A.N-1B.NC.N+1D.2N2.一个触发器可记录一位二进制代码，它有个稳态。
A.0B.1C.2D.33.对于D触发器，欲使Q n+1=Q n，应使输入D= 。
A.0B.1C.QD.Q4.存储8位二进制信息要个触发器。
A.2B.3C.4D.85.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输入T= 。
A.0B.1C.QD.Q6.对于T触发器，若原态Q n=1，欲使新态Q n+1=1，应使输入T= 。
A.0B.1C.QD.Q7.在下列触发器中，有约束条件的是。
A.主从JK F/FB.主从D F/FC.同步RS F/FD.边沿D F/F8.对于JK触发器，若J=K，则可完成触发器的逻辑功能。
A.RSB.DC.TD.Tˊ9.欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A.J=K=0B.J=Q,K=QC.J=Q,K=QD.J=Q,K=0E.J=0,K=Q10.欲使JK触发器按Q n+1=Q n工作，可使JK触发器的输入端。
A.J=K=1B.J=Q,K=QC.J=Q,K=QD.J=Q,K=1E.J=1,K=Q11.欲使JK触发器按Q n+1=0工作，可使JK触发器的输入端。
A.J=K=1B.J=Q,K=QC.J=Q,K=1D.J=0,K=1E.J=K=112.欲使JK触发器按Q n+1=1工作，可使JK触发器的输入端。
A.J=K=1B.J=1,K=0C.J=K=QD.J=K=0E.J=Q,K=0 13．欲使D触发器按Q n+1=Q n工作，应使输入D= 。
A.0B.1C.QD.Q14.下列触发器中，克服了空翻现象的有。
A.边沿D触发器B.主从RS触发器C.同步RS触发器D.主从JK触发器15.下列触发器中，没有约束条件的是。
A.基本RS触发器B.主从RS触发器C.同步RS触发器D.边沿D触发器16.为实现将JK触发器转换为D触发器，应使。
电工学 触发器试题及答案
电工学触发器试题及答案触发器是数字电路中常用的元件之一，用于存储和处理信号。
本篇文章将为大家提供一些关于触发器的试题及答案，希望能够帮助读者更好地理解和掌握触发器的知识。
一、选择题1. 下列选项中，属于触发器的是：A. 与门B. 或门C. 与非门D. RS触发器答案：D. RS触发器2. 考虑一个JK触发器，当J=0，K=1时，该触发器的状态为：A. 高电平保持B. 低电平保持C. 状态不确定D. 前一状态保持答案：A. 高电平保持3. D触发器的特点是：A. 可以通过触发器内部的逻辑门实现任意功能B. 具有无限大的状态数C. 仅由外部时钟信号控制触发D. 输出反转延时较大答案：C. 仅由外部时钟信号控制触发二、填空题1. 一个T触发器有_____个稳定状态。
答案：22. JK触发器的J和K输入不能同时为____。
答案：13. RS触发器的输入是由_____实现的。
答案：两个交叉连接的与非门三、简答题1. 请解释触发器的工作原理。
触发器是数字电路中的存储元件，可以存储一个比特位。
它受到控制信号的作用，根据特定的触发条件改变输出状态。
触发器可以用于存储信息、数据暂存、时序控制等应用。
触发器一般包括一个或多个输入端和一个或多个输出端，可以通过控制输入信号的变化来改变输出状态。
2. 分别描述RS触发器和D触发器的功能及应用场景。
RS触发器是最基本的触发器之一，具有两个控制端R和S，可以用来存储一个比特位。
它的输出状态取决于输入信号和触发条件。
RS触发器常用于频率分频、计数器等数字电路中。
D触发器是一种特殊的RS触发器，只具有一个输入端D，用于存储一个比特位。
D触发器的输出状态在时钟信号的上升沿或下降沿发生变化，常用于数据寄存器和移位寄存器等电路中。
3. 请描述JK触发器的特点及其工作方式。
JK触发器是一种比较灵活的触发器，具有两个控制端J和K。
当J和K均为1时，JK触发器的输出状态取决于前一状态，可以实现状态的保持、置位和复位等功能。
康华光《电子技术基础-数字部分》配套题库-名校考研真题(锁存器和触发器)
6．若采用 JK 触収器实现转移方程 Q*=Q’，则对应的激励方程应写为（ ）；若采
用 D 触収器，对应的激励方程应写为（ ）。[电子科技大学 2009 研]
（a）初态为 1 时
（b）初态为 0 时
图 5-3
2．如图 5-4 所示输入电压波形，触収器的初始状态均为 Q=0，试画出各触収器输出 端的电压波形。[北京科技大学 2010 研]
图 5-4 解：（1）图 5-4（a）所示触収器的特性表，如表 5-1 所示，输出端的电压波形如图 5-5 （a）所示。
圣才电子书 十万种考研考证电子书、题库视频学习平台
第 5 章 锁存器和触发器
一、填空题 1．试用 D 触収器实现 T 触収器的功能，写出逻辑表达式( )。[北京邮电大学 2010 研]
【答案】 D TQn TQn 【解析】D 触収器的逻辑功能为Qn1 D ；T 触収器的逻辑功能为Qn1 TQn TQn ,对比可
得。
2．对于 D 触収器，欲使
则输入 D=____。[成都理工大学 2006 研]
【答案】
【解析】根据 D 触収器的特性方程
，可得
3．施密特触収器输入端加正弦波信号，则输出为同频率的（ ）。[北京工业大学 2008 研]
【答案】矩形脉冲 【解析】施密特触収器状态转换过程中的正反馈作用，可以将边沿变化缓慢的周期性信 号变换为边沿很陡的矩形脉冲信号。
表 5-1
5/7
圣才电子书 十万种考研考证电子书、题库视频学习平台
SD RD
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第5章 锁存器与触发器 习题与参考答案[题5-1] 画出图题5-1所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RSRSRQQ....图题5-1解：SR.QQ....[题5-2] 画出图题5-2所示的SR 锁存器输出端Q 、Q 端的波形，输入端S 与R 的波形如图所示。
（设Q 初始状态为0）S RS RQQ...SR....图题5-2解：SR.Q Q......[题5-3] 画出图题5-3所示的电平触发SR 触发器输出端Q 、Q 端的波形，输入端S 、R 与CLK 的波形如图所示。
（设Q 初始状态为0）C1S RSRQQ....CLKS RCLK...图题5-3解：S RCLK..Q Q..[题5-4] 画出图题5-4所示的电平触发D 触发器输出Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C1D DQQ....CLKDCLK..图题5-4解：DCLK..QQ....[题5-5] 画出图题5-5所示的边沿触发D 触发器输出端Q 端的波形，输入端D 与CLK 的波形如图所示。
（设Q 初始状态为0）C11DD QQ....CLKDCLK ...DQQ....CLKDCLK...C11D （1）（2）图题5-5解：DCLK ...DCLK...（1）（2）QQ....[题5-6] 画出图题5-6所示的边沿D 触发器输出Q 端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）C11D Q 1CLK....CLK.1C11D Q 2CLK .CLK .图题5-6解：CLK....Q1Q2Q3...[题5-7] 试画出图题5-7所示电路输出端Q 1、Q 0端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）CLK.....图题5-7解：..CLK...Q0Q1[题5-8] 画出图题5-8所示的JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK ...C11J 1KJ KCLK ......图题5-8J K CLK ...J KCLK .....QQ....[题5-9] 画出图题5-9所示的正边沿触发JK 触发器输出Q 端的波形，输入端J 、K 与CLK 的波形如图所示。
（设Q 初始状态为0）J KQQ....CLKJ KCLK .......C11J 1K SRSET RESET.SET RESET...图题5-9解：J KCLK .......SET RESET...............Q.....[题5-10] 画出图题5-10所示的JK 触发器输出端Q 端的波形， CLK 的波形如图所示。
（设Q 初始状态为0）11CLKC11J 1KQ 2.CLKQ 4.Q 5.CLKCLK.......图题5-10解：CLK....Q1Q2Q3Q4Q5Q6...[题5-11] 画出图题5-11所示的脉冲JK 触发器输出Q 端的波形，输入端J 、K 与CLK的波形如图所示。
（设Q 初始状态为0）J KQQ..CLKJK CLK ......C11J 1K..图题5-11解：JKCLK ................................Q...（设Q初始状态为0）Q1CLK.......图题5-12解：..CLK.Q0Q1[题5-13]试画出图题5-13所示T触发器输出Q端的波形，输入端CLK的波形如图所示。
（设Q初始状态为0）1C11TCLKQ1.C11TCLKQ2.CLK.......图题5-13CLK....Q2Q1.[题5-14]试画出图题5-14所示各触发器输出Q端的波形， CLK、A和B的波形如图所示。
（设Q初始状态为0）BACLK.C11DQQ....CLK=1BA QQ....CLK=1BAC11T2323BACLK....解：对于Q1：A Q A Q A A A J =+=+⋅=）（111 B Q B BQ B B K =+=+⋅=）（111对于Q2：B A D ⊕= 对于Q3：B A T ⊕=B A CLK .Q1（J）（K）Q2Q3...[题5-15]试画出图题5-15所示各触发器输出Q 端的波形， CLK 的波形如图所示。
（设Q 初始状态为0）CLKCLK...图题5-15解：Q CLK CLKQ ⊕= Q D =CLKQCLKQ ...[题5-16] 试画出图题5-16所示触发器输出Q 端的波形， CLK 的波形如图所示。
（设Q 初始状态为0）..CLK.A.解：CLK.AQ....[题5-17] 试画出图题5-17所示电路中触发器输出Q 1、Q 2端的波形， CLK 的波形如图所示。
（设Q 初始状态为0）CLK.....图题5-17解：211Q K J == 121211Q Q Q Q Q n +=+122Q K J == 212112 Q Q Q Q Q n +=+CLK....Q1Q2....[题5-18] 试画出图题5-18所示电路中触发器输出Q 1、Q 2端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）CLK.....图题5-18解：11Q D = 111D Q n =+122 1Q K J == 1221212 Q Q Q Q Q Q n +=+=+CLK...Q1Q2...[题5-19] 试画出图题5-19所示电路中触发器输出Q 1、Q 2端的波形，输入端CLK 的波形如图所示。
（设Q 初始状态为0）1CLK.....图题5-19解： 11n 1111Q Q K J ===+ 21211n 2122 Q Q Q Q Q Q K J +===+CLK...Q1Q2....[题5-20] 试画出图题5-20所示电路中触发器输出Q 1、Q 2端的波形，CLK 的波形如图所示。
（设Q 初始状态为0）CLK...CLK....图题5-20解：2111Q D Q n ==+1212Q D Q n ==+CLK....Q1...[题5-21] 试将D 触发器转换成JK 触发器。
Q K Q J D Q n +==+1QC11D 1≥&&J1KCP....[题5-22] 试将JK 触发器转换成D 触发器。
Q K Q J Q n +=+1Q D Q D Q Q D D Q n +=+==+）（1两式对比有：D K D J == ，D...Q.第6章 习题与参考答案[题6-1] 用文字描述图题6-1所示的状态图，并说明是何种类型状态机。
.ABCD0/10/00/00/01/01/01/01/1....图题6-1解：状态A ：如果输入为0，转移到状态A ，输出0 如果输入为1，转移到状态B ，输出0状态B ：如果输入为0，转移到状态A ，输出0 如果输入为1，转移到状态C ，输出0状态C ：如果输入为0，转移到状态A ，输出0如果输入为1，转移到状态D ，输出0 状态D ：如果输入为0，转移到状态A ，输出0如果输入为1，转移到状态D ，输出1 该状态为梅里状态机。
[题6-2] 试写出图题6-2所示状态图的状态表。
S=0S=1S0S1S2SZ=0SZ=0SZ=1S0S1S2S3S/M=0S/M=0S/M=0S/M=1....（1）（2 ）..图题6-2解：（2）[题6-3] 试画出图题6-3所示的状态表的状态图。
解：00011110Y ABQ nS0S1S2S3S3S2S1S0S2S3S0S2S3S1S1S3S0S1S2S00010....01XQ n A B C DB/1D/1D/1B/0C/0D/1C/0A/0...Q /Z n+1...Qn+1.图题6-3S0.S1.S2.S3.Y=0Y=0Y=1Y=0AB=00AB=01AB=11AB=10AB=01、11、10AB=00、11、10AB=01、00、10AB=01、11、00....ABCDX=1/Z=0X=0/Z=1X=0/Z=1X=0/Z=1X=1/Z=0X=1/Z=0X=1/Z=0X=0/Z=1.....[题6-4] 试写出图题6-4所示电路的驱动方程、状态方程、输出方程与状态图，并按照所给波形画出输出端Y 的波形。
A YAY CLK A12....图题6-4解：左图：驱动方程：A D = 状态方程：A Q n =+1 输出方程：Q A Y +=1A QQ /Y1n 01011/00/11/10/1.....1A=1/Y1=1A=0/Y1=0A=1/Y1=1A=0/Y1=1....CLK A.Q....右图：驱动方程：A K A J == 状态方程：A Q A Q A Q n =+=+1 输出方程：Q A Y +=2由于状态方程=输出方程与左图一样，因此具有与左图相同的状态表、状态图与时序图。
[题6-5] 分析图题6-5所示的电路。
写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。
..Y.图题6-5解FF0驱动方程： 1Q A K J ⊕== 状态方程：01010110Q Q A Q Q A Q Q A Q n ⊕⊕=⊕+⊕=+）（）（ FF1驱动方程：1 ==K J 状态方程：111Q Q n =+ 输出方程：10Q Q Y = 状态表如下：AQ Q Q Q n+1010********1...01n+11011111000010100..状态机如下：00100111A=1A=0A=1A=0A=0A=1A=1A=0Y=1Y=0Y=0Y=0....可以看出是摩尔状态机。
[题6-6] 分析图题6-6所示的电路。
写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。
Y A ...图题6-6解：驱动方程：A D =0 状态方程：A Q n =+10 01Q D = 状态方程：011Q Q n =+输出方程：1010Q Q Q Q Y +== 该状态机是摩尔状态机。
AQ Q Q Q n+1010001110100...01n+11001101110110001......00011011A=1A=0A=1A=0A=1A=1A=0Y=1Y=1Y=0Y=1....[题6-7] 分析图题6-7所示的电路。
写出驱动方程、状态方程、输出方程，画出状态表和状态图，并说明是何种状态机。
Y...图题6-7解：FF0驱动方程： X K X J == 状态方程：X Q X Q X Q n =+=+0010FF1驱动方程：X K X Q J == 0 状态方程：）（1011011Q Q X XQ Q XQ Q n +=+=+ 输出方程：1Q X Y = 该状态为梅里状态机。