全功能SPI接口的设计与实现

SPI 串行通信接口是一种常用的标准接口，由于其使用简单方便且节省系统资源，很多芯片都支持该接口，应用相当广泛[1]。

但是现有文献和设计多数仅实现了SPI 接口的基本发送和接收功能，对SPI 接口的时序控制没有进行深入的研究。

全功能SPI 接口应具有四种不同的时钟模式，以适应具有不同时序要求的从控制器。

文中主要研究SPI 接口的时钟时序，并用具体电路实现具有4种不同极性和相位的时钟，最后通过仿真验证和FPGA 验证[2]。

1SPI 控制器典型结构SPI 模块中的典型结构是用于通信的主从2个控制器之间的连接，如图1所示。

由串行时钟线（SPICLK ）、主机输入从机输出线（SPISOMI ）、主机输出从机输入线（SPISIMO ）、SPI 选通线（SPISTE ）4条线组成[3]。

当CPU 通过译码向主控制器写入要传输的数据时，主控制器通过串行时钟线来启动数据传输，将会在串行时钟线的一个边沿将数据移出移位寄存器，而在串行时钟的另一个边沿将数据锁存在移位寄存器中。

SPI 选通线是SPI 控制器的使能端，可以选择多个从机，实现一主多从的结构，只要SPI 选通信号将要选的从机处的选通信号变为低电平就能够连接成功。

2全功能SPI 控制器设计2.1SPI 控制器内部结构SPI 控制器的原理框图如图2所示，其中主要包括：1）SPI 控制器的内部寄存器SPI 操作控制寄存器（SPICTL ），SPI 状态寄存器（SPISTS ），SPI 波特率设计寄存器（SPIBRR ），SPI 接收缓冲寄存器图1SPI 主从连接Fig.1Master -slave link全功能SPI 接口的设计与实现辛晓宁，孙文强（沈阳工业大学研究生学院，辽宁沈阳110870）摘要：SPI （Serial Peripheral Interface ，串行外围接口）是Motorola 公司提出的外围接口协议，它采用一个串行、同步、全双工的通信方式，解决了微处理器和外设之间的串行通信问题，并且可以和多个外设直接通信，具有配置灵活，结构简单等优点。

根据全功能SPI 总线的特点，设计的SPI 接口可以最大发送和接收16位数据；在主模式和从模式下SPI 模块的时钟频率最大可以达到系统时钟的1/4，并且在主模式下可以提供具有四种不同相位和极性的时钟供从模块选择；可以同时进行发送和接收操作，拥有中断标志位和溢出中断标志位。

关键词：全功能SPI ；时钟极性和相位；串行通信；微处理器；中断控制中图分类号：TP332.3文献标识码：A文章编号：1674－6236（2012）23-0153-04Design and implementation of full featured SPI master interfaceXIN Xiao -ning ，SUN Wen -qiang（Graduate School ，Shenyang University of Technology ，Shenyang 110870，China ）Abstract:The SPI put forward by Motorola Company is a full-duplex ，synchronous serial date link that is standard across many microprocessors ，microcontrollers ，and peripherals It enables communication between microprocessors and peripherals and inter -processor communication ，The SPI system is flexible enough to interface directly with numerous commercially available peripherals ，and it also has some excellences such as it can be configured flexibly and it has a simply structure ，and so on.This SPI has 16-bit transmit and receive capability.The maximum transmission rate in both slave mode and master mode is now CLKOUT/4.The SPI can provide four different clocking schemes on the SPICLK pin.It can be sending and receiving at same time.It has SPI interrupt flag and TXBUF full flag.Key words:full function of SPI ；polarity and phase of CLK ；serial communication microprocessor ；interrupt control收稿日期：2012-08-11稿件编号：201208039作者简介：辛晓宁（1965—），男，辽宁沈阳人，博士，教授。

研究方向：SOC 集成电路设计。

电子设计工程Electronic Design Engineering第20卷Vol.20第23期No.232012年12月Dec.2012－153－《电子设计工程》2012年第23期（SPIRXBUF ），SPI 发送缓冲寄存器（SPITXBUF ），SPI 串行数据寄存器（SPIDAT ），SPI 中断优先级控制寄存器（SPIPRI ）。

2）SPI 控制器内的功能模块时钟分频模块（Frequency Divider ），内部时钟产生电路（Clk_Occur ），状态控制机（State Control ），中断控制（IntControl ），测试模块（Test ），输出控制模块（Dateout Control ）。

2.2SPI 控制器工作原理图2给出了SPI 控制器的基本原理框图。

SPI 控制器可工作在主模式和从模式下，由于在主模式下需要提供相应的时钟给从控制器，较从模式下工作更为复杂，所以将用工作在主模式下的SPI 控制器描述内部工作原理。

在开始传送数据前，需将SPI 控制器进行配置，设定时钟波特率（SPIBPR ），时钟相位和极性，需要传送的字符位数（SPICCR ）。

基本配置结束后，向SPITXBUF 和SPIDAT2个寄存器内写入要传送的数据时，将会起动一次发送和接收操作。

如果有正在传送的数据，向SPITXBUF 内写入数据，新的数据将在当前数据传送结束后自动进行发送和接收操作。

写入SPICRR 寄存器里的Char0~Char3位将会配置SPI 状态控制模块里的计数器。

状态控制是系统的核心部分，为了使系统结构化，设计了状态机，如图3所示，分为3种状态，分别是空闲状态、发送命令状态（配置SPI 各个寄存器）、数据状态。

其中数据状态包括数据的传送和读取[4]。

作为全功能SPI 接口，在设计时加入了测试模块。

使能相关地址译码，将使系统内部关键节点通过输出控制模块传送到数据总线。

2.3全功能SPI 控制器的时钟设计SPI 控制器为了和外部数据进行交换，根据外设工作要求，其输出串行同步时钟极性和时钟相位可以进行匹配。

但时钟极性对传输协议没有重大影响。

如图4所示，全功能SPI 控制器包括4种不同的时钟模式：无延时的上升沿：SPI 在SPICLK 信号上升沿发送数据，在SPICLK 信号下降沿接收数据；无延时的下降沿：SPI 在SPICLK 信号下降沿发送数据，在SPICLK 信号上升沿接收数据；有延时的上升沿：SPI 在SPICLK 信号上升沿之前的半个周期发送数据，在SPICLK 信号下降沿接收数据；有延时的下降沿：SPI 在SPICLK 信号下降沿之前的半个周期发送数据，在SPICLK 信号上升沿接收数据对于SPI 控制器内部时钟的产生，在对系统时钟进行分频之后，还要对生成的时钟进行一定处理，因为分频后的时钟其高电平时间是几个系统时钟周期的和，控制移位寄存器的时钟采用的是系统时钟，为了在SPICLK 的一个时钟周期内只移位一位数据，必须要求内部时钟的高电平时间为一个系统时钟的周期，才能保证在SPICLK 的一个时钟周期内，只图2SPI 控制器原理框图Fig.2Functional block diagram of SPI module图3SPI 控制器状态机Fig.3State machine of SPI module图4与发送和接收相对应的4种时钟模式Fig.4Four different clocking schemes when sending andreceiving－154－3SPI 控制器的仿真实现SPI 控制器的仿真使用Mentor 公司的ModelSim 软件，该软件可在windows ，Linux 平台上使用，支持VHDL 或Verilog 硬件描述语言（HDL ）仿真。

它支持所有器件的行为级仿真、VHDL 或Verilog 仿真激励。

为了测试设计的正确性，编写了testbench 模块，包括产生时钟信号，控制寄存器的配置，收发的数据，产生的中断等[5]。

3.1SPI 控制器时钟仿真验证当SPI 工作在主模式下，全功能SPI 控制器根据从控制器的时序要求会提供具有4种不同极性和相位的时钟。

图6为SPI 控制器内部时钟生产模块的仿真验证，输入DICLK 为分频后时钟，其对系统时钟进行了14分频。

时钟生产模块对DICLK 进行处理，产生LANCLK ，CNTCLK ，DATCLK 和4种不同极性和相位的SPICLK 。

图6SPI 控制器内部时钟产生模块的仿真结果Fig.6Simulation results of CLK generating circuit 图5SPI 控制器时钟产生电路Fig.5Clk generating circuit of SPI module有一位数据的接收和发送。

图5为实现上述功能的具体电路，即SPI 控制器时钟产生的电路结构。

在图5中，分频后的时钟为DICLK ，作为与门的一个输入端进入模块后对其进行处理。

节点Y1和Y2的输出方程为:Y1=DICLK n +1·DICLK n +DICLK n =DICLK n DICLK n +1（1）Y2=DICLK n +1·DICLK n +DICLK n =DICLK n ·DICLK n +1（2）分频时钟DICLK 通过节点Y1和Y2后，其高电平时间仅为一个系统时钟周期，且Y1较Y2延迟半个周期。