数字电子钟设计课程设计报告
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
扬州大学能源与动力工程学院本科生课程设计
题目: _________数字电子钟设计
课程:_______数字电子技术基础
专业:____________测控
班级:________0802班
学号:__________081302231
姓名:__________徐志涛_
指导教师:___________束长宝
完成日期:__________2010/06/28
总目录第一部分:任务书
第二部分:课程设计报告
第一部分
任
务
书
数字钟是一种用数字显示秒、分、时的计时装置,与传统的机械钟相比,它具有走时准确、显示直观、无机械传动装置等优点,因而得到了广泛的应用:小到人们日常生活中的电子手表,大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成:555定时器组成的多谐振荡器构成秒脉冲发生器;校正电路;六十进制的秒、分计数器和十二进制的时计数器;秒、分、时的数码显示部分;报时电路等。具体要求如下:钟是一种用数字电路技术实现时、分、秒计时的装置。通过数字钟的制作进一步了解中小规模集成电路。
技术指标要求:
1、具有正常的时、分、秒显示功能;
2、能手动校时,校分;
3、能进行整点报时;
4、设计所需的脉冲电路;
5、具有开机清零功能。
目录
1重要器件概述.....................................................................(6-10)2电路方框图. (10)
3电路各部分设计
计数部分 (10)
秒脉冲发生器 (14)
开机清零电路 (14)
整点报时电路 (15)
校时电路 (15)
4系统整体电路设计 (16)
5收获体会...........................................................................(.18)6器件明细清单 (18)
7参考资料 (18)
一、重要器件概述
各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图及逻辑功能分别如下:
1.74LS04
仔细观察一下三极管组成的开关电路即可发现,当输入为高电平时输出等于低电平,而输入为低电平时输出等于高电平。因此输出与输入的电平之间是反向关系,它实际上就是一个非门。(亦称反向器)。
所用芯片74LS04是一个有六个反相器的芯片,其逻辑框图如下图所示:
图一、芯片74LS04管脚图
2.74LS00
74系列与非门的电线电缆与三极管组成的TTL反相器的典型电路的区别在于输入端改成了夺发射极三极管。
所用芯片74LS00,其逻辑框图如下图所示:
图二、芯片74LS00逻辑框图
逻辑符号图:
图三、芯片74LS00逻辑符号逻辑功能表如下图:
表一74LS00逻辑功能表
3.555
图四、555芯片内部结构
图六为国产双极型定时器CB555内部电路结构原理图。它是由比较器C
1和C
2
,
基本RS触发器和集电极开路的放电三极管T
D 三部分组成。
1&
&&
CO TH
TR
+V CC
u O
D 5kΩ
5kΩ
5kΩ
C1
C2
G1
G2
G3
T
+
+
-
-
2
6
5
84
3
7
R
Q
Q
其中V H 是比较器C1的输入端,v 12是比较器C 2的输入端。C 1和C 2的参考电压V R1
和V R2由V CC 经三个五千欧电阻分压给出。在控制电压输入端V CO 悬空时,V R1=2/3V CC ,V R2=1/3V CC 。如果V CO 外接固定电压,则V R1=V CO ,V R2=1/2V CO .
R D 是置零输入端。只要在R D 端加上低电平,输出端v 0便立即被置成低电平,不受其他输入端状态的影响。正常工作时必须使R D 处于高电平。图中的数码1—8为器件引脚的编号。
其逻辑框图如下:
图五、逻辑框图
逻辑符号如下:
图六、555逻辑符号
4.74LS160
74LS160为十进制同步加法计数器
逻辑框图如图:
逻辑符号如图:
图七、74LS160逻辑框图图八、74LS160逻辑符号
逻辑功能描述如下:
74LS160中LD为预置数控制端,D0-D3为数据输入端,C为进位输出端,RD 为异步置零端,Q0-Q3位数据输出端,EP和ET为工作状态控制端。
当RC=0时所有触发器将同时被置零,而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时,电路工作在预置数状态。这时门G16-G19的输出始终是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时,由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态,所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态,计数器的状态也保持不变,但这时进位输出C等于0。当RC=LD=EP=ET=1时,电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时,电路将从1111的状态返回0000的状态,C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。
5.LED
LED是发光二极管Light Emitting Diode的英文缩写。