组合逻辑电路的设计实验报告

实验一组合逻辑电路的设计

1. 实验目的

1,掌握组合逻辑电路的功能分析与测试

2 ，学会设计以及实现一位全/减加器电路，以及舍入与检测电路设计。

2.实验器材

74LS00 74LS04 74LS10 74LS86 74LS73 74LS74 二输入四与非门六门反向器

三输入三与非门二输入四异或门负沿触发JK触发器双D 触发器

3. 实验内容

1>.设计舍入与检测的逻辑电路：

1. 输入：4 位 8421 码,从 0000-1001 输入信号接4个开关，

从开关输入。

2. 输出：

当8421码>=0101（5）时，有输出 F1=1

当8421码中1的个数是奇数时，有输出 F2=1,

2>,设计一位全加/全减器 如图所视：

当s=1,时做减法运算，s=0时做加法运算。A,B,C 分别表示减 数，被减数，借位（加数，被加数，进位）

4. 实验步骤

1>.设计一个舍入与检测逻辑电路: 做出真值表：

电路框图

。毬■开关

Fl F2

搖开关 摟灯

F1⑸ F2 (Co)

A B

C D

S 一 A -

B 一

Cin (S)

舍入召检讷［逹新其值素

作出卡诺图，并求出F1,F2

Fl(>5)的卡错囹和邃猶素达式

F2（l拓奇教）的卡诺囹和逻磅家达式卡褚tg

I\AB CD\0Q

011110

0001d

1

01I

d

n

01

d d

1010

d d 盪構表达式：F2=A®B®C㊉D

根据F1F2的表达式做出电路图:

18

-4>>--

17

-~y^

16

13

^E>-n

12

^E>~~f

按照电路图连接号电路，并且验证结果是否与设计相符

2,＞设计一位全加/全减器做出真值表：

非口

F1的卡诺图

F1卡诺图:

逼妬素达式：F2= BC-B(S®A>C(S@A)

全畑全减器电略殺针

E>——(s>

按照电路图连接号电路，并且验证结果是否与设计相符

]Co>