脉冲触发型触发器开关级的结构和设计方法
触发器的性能和功耗的分析与比较
触发器的性能和功耗的分析与比较张璇;张民选;李少青【摘要】触发器性能和功耗的提高对整个电路的设计有极其重要的作用,为了设计出高性能低功耗的电路,优化触发器性能和功耗的设计显得极为重要.对触发器的各种参数进行阐述,对一些典型的触发器进行分析和比较,对有关论文中提出的几种低功耗的触发器进行介绍和部分比较,也对以后触发器的发展方向进行展望,为以后合理地利用现有的标准单元库的触发器和提出更高性能的触发器做下铺垫.【期刊名称】《现代电子技术》【年(卷),期】2008(031)020【总页数】5页(P10-14)【关键词】触发器;电路设计;低功耗;性能优化【作者】张璇;张民选;李少青【作者单位】国防科技大学计算机学院,湖南,长沙,410073;国防科技大学计算机学院,湖南,长沙,410073;国防科技大学计算机学院,湖南,长沙,410073【正文语种】中文【中图分类】TN7831 引言时序逻辑电路由存储电路和组合逻辑电路构成，存储部件保持系统的状态，组合逻辑电路负责计算时序逻辑电路的下一状态及电路输出。
触发器作为一种存储电路，在数字电路系统中起着重要作用。
依据不同的标准，触发器可以划分为多种不同类型。
从采样的频率进行划分，触发器可分为主从触发器和脉冲触发器；从时钟控制位置的角度进行划分触发器可分为动态触发器和静态触发器；从时钟信号的多少角度进行划分触发器可分为单时钟电平和多时钟电平触发器；从时钟的采样边沿的多少的角度进行划分触发器可分为单边沿触发器和双边沿触发器。
随着VLSI技术的不断进步，数字系统的运行速度和功耗要求不断提高，对触发器性能参数的要求也更为苛刻,要求触发器应该具有低功耗、短延时、较少的晶体管数目，较大的噪声容限和比较强的抗干扰性等特征，这些要求中，对延时和功耗的要求尤为重要。
本文从主从触发器和脉冲触发器的角度，阐述各种触发器的性能，并对一些典型的触发器进行分析和比较,对有关论文中提出的几种低功耗的触发器进行介绍。
第三节脉冲触发触发器
第三节 脉冲触发的触发器
❖ 电路结构和工作原理
❖ 脉冲触发方式的动作特点
推出 下页 总目录
1
第三节 脉冲触发的触发器
一、电路结构与工作原理
1. 主从SR触发器
为了提高触发器工作的可靠性，希望在每个CLK周 期里输出端的状态只能改变一次，为此设计出了脉 冲触发的触发器。
S
G7
从触发器
主从SR触发器
CLK=1时，主触发器根据S、R的状态翻转，
从触发器保持原来的状态不变。
CLK从1返回0时，主触发器状态在CLK=0期间不再改变，
从触发器按照与主触发器相同的状态翻转。
上页 下页 返回
3
第三节 脉冲触发的触发器
主从SR触发器的特性表
CLK S R
Q
Q
× ×× ×
Q
00
0
0
00
7
第三节 脉冲触发的触发器
在有些集成电路触发器产品中，输入端J和 K不 只一个。在这种情况下， J1和 K1、 J2和 K2是与 的逻辑关系 。
J1
G7
G5
J2
G3
G1
Q
K1 K2
CLK
JJ21
1J
CLK
C1
K1 K2
1K
G8
G6
G9
Q
Q
Q
G4
G2
CLK
1J C1 & 1K
第一步，在CLK=1期间主触发器接收输入端的信号， 被置成相应的状态，而从触发器不动；
第二步，CLK下降沿到来时从触发器按照主触发器 状态翻转，所以Q、Q'状态的变化发生在CLK的下 降沿（若CLK以低电平为有效信号，则Q、Q'状态 的变化发生在CLK的上升沿）。
6触发器
6.2.1 基本 RS 触发器 反馈
Q
反馈
Q
两个输出端
& a
RD
& b 两个输入端
SD
正是由于引入反馈，才使电路具有记忆功能 正是由于引入反馈，才使电路具有记忆功能 ! 引入反馈
输入R 输入 D=0, SD=1时 时 若原状态： 若原状态：Q = 0
Q
置“0”！ ！ 若原状态： 若原状态：Q = 1
Q
Q=1
Q=0
1 1
& a 0
RD
0 0 & b 0
Q
0 1
& a 0
RD
1 0 & b 1
Q
1 SD 1
1 SD 1
Q 输出仍保持： 输出仍保持： = 0 Q = 1
输出变为： 输出变为：Q = 0 Q = 1
输入R 输入 D=1, SD=0时 时 若原状态： 若原状态：Q = 0 Q = 1
Q
Q a c R CP b d
Q
Q R C
Q S
CP S 该电路的信息传送规律 该电路的信息传送规律 在今后的学习过程中， 在今后的学习过程中，将 多次使用。 会多次使用。
1
例：画出RS触发器的输出波形 。假设 的初始状 画出 触发器的输出波形 假设Q的初始状 态为 0。 。
Set CP R S Q
简化的功能表
R 0 0 1 1 S 0 1 0 1 Qn+1 Qn 1 0 不确定
Q
保持 保持 0 1
不确定
Qn+1 ---下一状态（CP过后） 下一状态（ 过后 过后） 下一状态 Qn ---原状态 原状态
Q
Q
RD R C S SD
单相单脉冲触发电路设计
出， 经二极管 Ｄ Ｒ 送入￣ｒ可控硅 Ｔ门极 。输出电流接近 ４０ Ａ， ｈ － ｊ ０ ｍ 足够触发双 向可控硅导通 。脉冲宽度 由 １ 脚上所接电容器 Ｃ 的大小决定 。Ｒ 和 Ｒ ２ ２ ， Ｐ 是斜率电阻接于 ９ 引脚 ， 调节电位器 Ｒ ２ Ｐ 可以改变锯齿波 的斜率 。ｃ 是斜率电容接于 ｌ Ｏ引脚。Ｔ Ａ ８ Ｃ ７５的控制电压 由电位器 Ｒ ， Ｒ 送入 １ 脚 ， Ｐ经 １ 调节 Ｒ Ｐ 即可改 变 ｌ 脚上的控制电压 ， １ 从而使 Ｔ Ａ ８ 集成触发器 １ 、５ Ｃ ７５ ４ １ 脚输出脉冲的触发角 ｑ在 ０ １Ｏ — ８ ℃范围内变化。
２ 相关元件波形分析
图２ 为接近开关和 Ｔ Ａ ８ 集成触发器各引脚 的波形图： Ｃ ７５
ｌ
，
Ｉ
ｆ
ｌ
Ｉ
ｒ、． ｒ ／ 、 ｙ ５ ： ’ ｉ ｆ 、 、
同 步 电压
： ｌ ：ｌ ｙ 锯 齿 波 电压 ｌ Ｏ ＼Ｉ ／‘ ／ 《 ｙ ｌ 控 制 电压 Ｉ
关 键词 ：Ｃ ７５； 近 开关 ； Ｔ Ａ８ 接 触发 电路 ； 可控硅 摘 要： 采用通用集成电路设计 了一种单相单脉冲可控硅 触发电路。该 电路利用接近开 关作
为控制集成触发器的触发。同步信号的积分与移相信号 比较产生触发脉冲， 同步信号 的高 抗
频干扰和波形畸变的能力强。本 电路采用专作 集成 电路 设计 ， 具有功耗 小、 功能强、 输入 阻抗
、
通微型的发光二极管 以显示工作状态 ， 同时为 Ｔ Ａ ８ Ｃ ７ ５提供单脉冲高电平解除封锁信号。手动操作 的原理 简单 ， 直接送入高电平 。采用手动方式 ， 是为了在接近开关出现故障的情况下 ， 仍然可以通过手动方式 决定 电路触发时间。
设计示例一 用门级结构描述D触发器
设计示例三
• 编写测试模块通过仿真检查设计正确与否：
`include “hardreg.v” module hardreg_top;
reg clock, clearb; reg [3:0] data； wire [3:0] qout; `define stim #100 data=4'b
//宏定义 stim,可使源程序简洁 event end_first_pass; //定义事件end_first_pass
• 提供了条件、if-else、case、循环程序结构。
• 提供了可带参数且非零延续时间的任务(task)程序结 构。
• 提供了可定义新的操作符的函数结构(function)。
a
26
Verilog 的应用
▪ 提供了用于建立表达式的算术运算符、逻辑运算符、 位运算符。
▪ Verilog HDL语言作为一种结构化的语言也非常适 合于门级和开关级的模型设计。
end endcase endmodule
设计示例四 （续）
还可以用另一个Verilog HDL模型来表示同一个有限状态，见 下例：
module fsm (Clock, Reset, A, F, G);
input Clock, Reset, A; output F,G; reg F,G; reg [3:0] state ;
延迟200个单位时间，触发----------------------------------------------*/
$finish;
//结束仿真
end
endmodule
Verilog HDL 设计示例四
• 有限状态机的设计
- 有限状态机是由寄存器组和组合逻辑构成的 硬件时序电路；
D触发器动态参数与电路结构关系分析
D触发器动态参数与电路结构关系分析施朝霞;南余荣;贾立新【摘要】D触发器是构成时序电路的基本单元,是数字电路课程中的重要内容,D触发器的动态参数是教学的难点和重点.课堂教学中由于学时有限只分析了D触发器动态参数对时序电路工作特性的影响,没有探讨D触发器动态参数与其自身内部电路结构的关系,学生对该知识点理解不透.该文以开关型主从结构上升沿D触发器为例,分析了其动态参数与内部电路结构的关系,并进行了仿真验证和分析.该文对D触发器的动态参数教学有一定的指导作用.【期刊名称】《科技创新导报》【年(卷),期】2017(000)019【总页数】4页(P81-84)【关键词】D触发器;动态参数;电路结构【作者】施朝霞;南余荣;贾立新【作者单位】浙江工业大学信息工程学院浙江杭州 310023;浙江工业大学信息工程学院浙江杭州 310023;浙江工业大学信息工程学院浙江杭州 310023【正文语种】中文【中图分类】TN79D触发器是构成数字时序逻辑电路的最基本单元，D触发器的三个重要动态参数建立时间、保持时间和传播延时决定了构成的时序电路能被时钟控制的速度，是“数字电路与数字逻辑”课程的重要内容。
数字电路教学中通过如下思考题引入了动态参数的教学内容：上升沿D触发器，时钟CLK端接收上升沿信号的同时数据输入端D信号刚好从0变为1，则此时D触发器输出0还是1？结论是D触发器输出0[1]，因为数据信号D在时钟信号CLK上升沿到来之前有稳定最小时间的要求。
课堂教学中举例法很好地给出了D触发器建立时间的概念，但也给了学生部分错误的暗示，那就是数据信号D在时钟信号CLK上升沿到来之前必须有一个稳定的最小时间。
实际上，经过D触发器内部电路结构的优化设计，D触发器的建立时间可以是0，也可以是负的，也就是，即使时钟信号CLK上升沿到来之后，数据信号D发生0到1的变换，D触发器的输出照样可以得到1。
笔者认为，在D触发器动态参数的课堂教学中不能脱离两点：首先是要明确D触发器动态参数的应用背景；其次是不能脱离开D触发器本身的内部结构。
实验4触发器及其应用
实验四 触发器及其应用一、实验目的1、 掌握基本RS 、JK 、D 、T 触发器的逻辑功能；2、 熟悉集成触发器的逻辑功能及使用方法；3、 学会不同逻辑功能触发器之间的转换方法。
二、实验仪器及设备1、 EEL-II 型电工电子实验台2、 数字电路实验箱3、 万用表4、 直流稳压电源5、 参考元件 三、实验内容1、 基本RS 触发器逻辑功能测试，元件用74LS00QDDQQ(a)(b)图5.1基本RS 触发器结构图2、 D 触发器逻辑功能测试，元件用74LS74（双上升沿触发D 触发器） （1） 直接复位端R D 和直接置位端S D 的功能测试 （2） D 触发器的逻辑功能测试直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变D 的状态，将测试结果填入表5.2中。
3、 JK 触发器功能测试，选用74LS112直接复位、置位端R D 、S D 接模拟电位开关，CP 接单脉冲发生器，并改变J 、K 的状态，将测试结果填入表5.3中。
4、用D触发器构成T’触发器Q 将D触发器的D端与Q端相连，构成T’触发器。
其逻辑功能为：Q n+1=n表示每来一个CP脉冲翻转一次。
有计数功能。
（1）在CP加入单脉冲观察翻转次数和CP输入正脉冲个数间的关系。
（2）CP端加连续脉冲，用示波器观察Q与Q波形，记录填表5.4，并画出波形图。
如图5.4所示。
CPQQ图5.3波形图5、用JK触发器接T和T’触发器（1）设计电路（2）测试功能并观察CP和Q的同步波形，体会触发器的分频作用。
四、实验报告1、整理实验数据，结果填入各表格，画出要求的有关电路图；2、依实验结果总结触发器的逻辑功能。
五、思考题1、何谓基本RS触发器的记忆功能？2、D触发器翻转条件及特点是什么？3、*D触发器实现可靠计数的基本思想是什么？六、器件介绍1、D触发器74LS74图5.2上升沿触发D 触发器74LS74符号2、 JK 触发器74LS11274LS112是双主从下降沿触发JK 触发器，其逻辑符号和管脚引线排列如图5.5所示。
十二章触发器
[复习提问]1．与非门的逻辑功能。
2．逻辑门电路和特点。
[新课导入]前面的课程中，我们学习了基本门电路，基本门电路的简单组成组合逻辑电路。
组合逻辑电路的工作特点是输出状态直接受输入信号控制。
输入信号消失了，相应的输出信号也就消失了。
因此，没有记忆功能。
而利用集成门电路也可以组成具有记忆功能的触发器，其电路的输出不仅与输入有关，还与电路原来状态有关。
当输入信号消失后，输出仍保持原来状态不变。
能记忆前一时刻的状态。
因此，人们称之具有记忆功能，这是集成触发器的工作特点。
[新授内容]§12.1集成触发器的基本形式一、什么叫触发器及其状态是指一种具有两种稳定状态的电路。
可分别代表寄存二进制1或0。
当外加触发信号时，触发器能从一种稳态翻转到另一种稳态，即它能按逻辑功能在1、0两数码之间变化。
二、基本RS触发器1．电路组成：将G1的输出耦合到G2的输入，而将G2的输出耦合到G1输入的两个与非门。
将两个与非门交叉耦合。
2．逻辑功能：R 、S 的不同状态组合。
Q n+1的状态。
置0端，复位端。
R 端为0，S 端1时，Q =1而Q=0故叫复位端。
记忆功能：G2输出低电平耦合到G1的输入端，即使端信号撤除，G1输出端仍维持在高电平上，从而实现了记忆功能。
置位端，置1端S触发器Q 端的状态为触发器的状态。
Q 和Q 的关系始终是互补的：当D R =D S =0时，Q=Q =1，撤除D R 、D S 信号后，两个与非门的输出端状态不能肯定。
故这种情况是不能使用的。
翻转：是指在外信号作用下触发器的状态转换的过程。
（1）触发脉冲：外加信号：D R 、D S（2） 正、负触发脉冲及其表示：有无小圆圈。
三、同步RS 触发器 1．组成：（1）时钟脉冲CP 的作用。
主控脉冲（2）G3、G4的作用。
2．钟控同步触发器的工作原理 （1）CP=0时——维持原状 （2）CP=1，R 、S 决定Q 、Q3．逻辑符号：注意：（1）R 、S 无小圆圈、说明是正脉冲触发（CP 上升沿）触发有效。
触发器的逻辑功能及其描述方法
S CI R
0
S
R
0 1 0 CP
3) 主从SR触发器·特征表
CP
S
R Qn Qn+1
功能
×
×
××
Qn
Q n1 Q n 保持
0
0
0
0
Q n1 Q n 保持
0
0
1
1
0
1
0
0
Q n1 0 置 0
0
1
1
0
1
0
0
1
Q n1 1 置 1
1
0
1
1
1
1
0 不定
1
1
1 不定
不允许
主从SR触发器真值表 （只在CP从1变为0时有效）
G1 &
& G2
G3 & 从触发器 & G4 CP
Qm
Qm
G5 &
& G6 1 G9
G7 & 主触发器 & G8
S
R CP
1) 电路构造 从触发器
主触发器
Q
Q
Q
Q
F从
S CI R
CP
Q
Q
F主
S CI R
S
R
CP
互补时 钟控制 主、从 触发器 不能同 步翻转
1
2) 工作原理
Q
Q
CP=1时 F从封锁
R=1时， 将使触发器 置“1”或称 为置位。
触发器保持
“1”态不
1 Q变
Q0
1.
.0
& G1
& G2
0 S0
1 R1
触发器
第四章 触发器
触发器：
具有记忆功能的基本逻辑单元,能接收、保存和输出数码0、1。 输出状态不只与现时的输入有关，还与原来的输出状态有关； 各类触发器都可以由门电路组成。 学习要点： 基本触发器电路组成原理、特点及逻辑功能分类；
集成触发器几种结构形式、工作原理、动态特性及逻 辑功能转换方法；
第四章 触发器
国际逻辑符号
一、 TTL集成JK触发器：
1、主从触发型JK触发器：
（2）、动作特点： 翻转分两步：在CP＝1时， 主触发器接收输入信号J， K，置成相应的状态 ，从 触发器输出端状态不变； CP下降沿到来，从触发器 按照主触发器的状态翻转。 CP＝1的全部时间里，输 入信号都将对主触发器起 控制作用。 缺点：当CP的下降沿到达时，从触发器的状态并不一 定按此时刻输入信号的状态翻转。必须考虑CP=1的全部时 间里输入信号的变化过程。抗干扰能力也有待提高。
S d 1, Rd 0
__ __
__
__
复位
一、 TTL集成JK触发器：
1、主从触发型JK触发器工作原理：(1) S d Rd 1
1 0
__ __
J
1
& G7 0
1 & G5
& G3
Q’
Q
& G1
Q0
1 K
1 0 CP
& G8 1 0
& G6 0 主触发器 1 G9 0
& G4
第四章 触发器
..
. . .
组 合 时 逻 序 辑 逻 电 路 辑
门电路
当时的 输出
电 路 记忆元件
触发器
常用时序逻辑器件：锁存器、寄存器、计数器、序列信号 发生器等，而其基本组成单元都是双稳态触发器
脉冲触发器工作原理
脉冲触发器工作原理“哇，这是什么玩意儿啊？”小明看着桌上一个奇怪的小盒子，好奇地问。
旁边的小刚凑过来，“不知道啊，看着好神秘。
”我也走过去，看着这个小盒子，心里充满了疑惑。
嘿，你知道脉冲触发器吗？这东西可神奇啦！就像一个小魔法师，能变出各种奇妙的效果。
先说说脉冲触发器的结构吧。
它有几个关键部件呢。
有一个像小按钮一样的东西，那叫触发按钮。
一按下去，就像打开了魔法的开关。
还有一些电线，就像小蛇一样弯弯扭扭的，把各个部分连接起来。
还有一个小盒子，里面装着神秘的东西，那就是它的核心部分啦。
这些部件都有自己的功能哦。
触发按钮呢，就是让脉冲触发器开始工作的开关。
电线呢，就像小信使，把信号传送到各个地方。
小盒子里面的东西可厉害啦，它能产生神奇的脉冲信号。
那脉冲触发器的工作原理是啥呢？哎呀，这就像一场奇妙的冒险。
当你按下触发按钮的时候，就好像给了它一个信号，告诉它“嘿，开始干活啦！”然后呢，小盒子里面的东西就开始忙碌起来。
它会产生一种像波浪一样的信号，这种信号就叫脉冲信号。
这个脉冲信号会沿着电线快速地跑啊跑，就像小赛车在赛道上飞驰一样。
跑到其他地方去，就能让别的东西也开始工作啦。
那脉冲触发器都用在啥地方呢？有一次，我去游乐园玩。
在玩过山车的时候，我就想到了脉冲触发器。
你想啊，过山车启动的时候，是不是需要一个信号呢？这时候，脉冲触发器就可以派上用场啦！它可以发出一个脉冲信号，让过山车开始动起来。
还有啊，我们家里的电灯开关，其实也有点像脉冲触发器呢。
当你按下开关的时候，就会有一个信号传出去，让灯亮起来或者灭下去。
这不是很神奇吗？脉冲触发器就像一个小小的魔法棒，能在很多地方发挥作用。
它可以让我们的生活变得更加有趣和方便。
想想看，如果没有脉冲触发器，我们的生活该有多无聊啊！说不定过山车都没法启动了，电灯也没法开关了。
那可真是太糟糕了。
所以啊，脉冲触发器真的很厉害。
它虽然小小的，但是却有着大大的能量。
就像我们每个人一样，虽然看起来很渺小，但是都可以在自己的领域里发挥出巨大的作用。
第四章---触发器
由与非门构成的基本RS触发器 例4.1: 由与非门构成的基本 触发器 (1) S D ＝0， D 加脉冲时，输出端的状态怎样？ ， 加脉冲时，输出端的状态怎样？ R R (2) S D ＝1， D 加脉冲时，输出端的状态怎样？ ， 加脉冲时，输出端的状态怎样？ (3) 令 R D = S D ，S D 加脉冲，输出端状态怎样？ 加脉冲，输出端状态怎样？
书例4.2.1： ： 书例 的波形，画出 和 给出 S D和 R D 的波形，画出Q和 Q 端对应的电压波形 当S D 、 D都为高电平时， R 都为高电平时， 触发器保持原状态不变； 触发器保持原状态不变； 变低电平时， 当 S D 变低电平时，触发 器翻转为1状态 状态； 器翻转为 状态；当 R D 变低电平时， 变低电平时，触发器翻转 为0状态；不允许 S D、 D 状态； 状态 R 同时为低电平。 同时为低电平。
2. 动作特点 电平触发： 的全部时间内S和 的变化都将引起触发器 电平触发：CP=1的全部时间内 和R的变化都将引起触发器 的全部时间内 输出端状态的变化。所以，如果在CP=1期间 、S发生多次 期间R 发生多次 输出端状态的变化。所以，如果在 期间 变化，则触发器的状态也可能发生多次翻转。 变化，则触发器的状态也可能发生多次翻转。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。 在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。 空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作， 空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作， 造成系统的误动作。 造成系统的误动作。 书例4.2.2 书例
§4.2 触发器的电路结构与动作 特点
一、基本RS触发器的电路结构与动作特点 基本RS触发器的电路结构与动作特点
高性能电流型CMOS显性脉冲触发器设计
Ｖ Ｊ ｏ １ ． ４ ０ Ｎ ｏ ． ４
ｕ １ ．２ ０１ ３
ＤＯ１ ：１ ０ ． ３ ７ ８ ５ ／ ｊ ． ｉ ｓ ｓ ｎ ． １ ０ ０ ８ — ９ ４ ９ ７ ． ２ ０ １ ３ ． ０ ４ ． ０ １ ４
古
同 。电流 型 Ｃ ＭＯＳ显 性 脉 冲 触 发 器 设 计
关
键
高 性 能 ；混合 集 成 电路 词： 电流 型 Ｃ ＭＯ Ｓ电路 ； 脉冲触发 器；
中图分类号 ： Ｔ Ｎ ４ ３ ３
文献标志码 ： Ａ
文章 编 号 ： １ ０ ０ ８ — ９ ４ ９ ７ （ ２ ０ １ ３ ） ０ ４ — ４ ２ ８ — ０ ５
Ｚ ＨＡＮＧ Ｌ ｉ — ｂ ｉ ｎ ．ＹＡＯ Ｍａ ｏ — ｑ ｕ ｎ ，ＷＮＡＧ Ｔｏ ｎ ｇ （ １ ． Ｓ ｃ ｈ ｏ ｏ ｌ ｏ ｆ Ｉ ｎ ｆ ｏ ｒ ｍａ ｔ ｉ ｏ ｎ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ ａ ｎ ｄ Ｅｎ ｇｉ ｎ ｅ ｅ ｒ ｉ ｎ ｇ， Ｈａ ｎ ｇｚ ｈ ｏ ｕ
第 ４ Ｏ卷 第 ４期
２ ０ １ ３年 ７月
浙 江 大 学 学 报（ 理学版 ） Ｊ ｏ ｕ ｒ ｎ ａ ｌ ｏ ｆ Ｚ ｈ ｅ ｊ ｉ ａ ｎ ｇ Ｕ ｎ ｉ ｖ ｅ ｒ ｓ ｉ ｔ ｙ （ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ Ｅ ｄ ｉ ｔ ｉ ｏ ｎ ） ｈ ｔ ｔ ｐ ： ／ ／ ｗ ｗ ｗ ． ｊ ｏ ｕ ｒ ｎ ａ ｌ ｓ ． ｚ ｊ ｕ ． ｅ ｄ ｕ ． ｃ ｎ ／ ｓ ｃ ｉ
张 立 彬 ，姚 茂 群 孙 ，王 彤
（ １ ．杭 州 师 范 大学 信 息科 学 与 工 程 学 院 ， 浙江 杭州 ３ １ ０ ０ １ ２ ；２ ．杭 州 师 范 大 学 钱 江 学 院 ， 浙江 杭州 ３ １ ０ ０ １ ２ ）
触发器
3. 主要特点
（1）时钟电平控制。同步RS触发器在CP=1期间才能接 收输入信号，在CP=0期间则状态保持不变，与基本RS触发器 相比，对触发器状态的转变加了时钟控制，这样可使多个触发 器在同一个时钟脉冲控制下同步工作，给用户带来了方便。而 且由于同步RS触发器只有在CP=1期间才工作，CP=0期间被 禁止，所以抗干扰能力要比基本RS触发器有了很大的提高。 但在CP=1期间，输入信号仍直接控制着同步RS触发器输出端 的状态。
2.工作原理
（1）同步RS触发器真值表
由图4.3.1(a)可知，当CP=0时，控制门G3、G4被 封锁，G3、G4门输出均为1，G1、G2门构成的基本RS 触发器保持原来状态不变。此时，无论输入端R、S如何 变化，均不会改变G1、G2门的输出，所以对触发器的状 态无影响。只有当CP=1时，控制门被打开，电路才会接 收输入信号，当R=0、S=1时，触发器置1（置位），即 Qn+1=1；当R=1、S=0时，触发器置0（复位），即 Qn+1=0；当R=0、S=0时，触发器置保持原来状态不变， 即Qn+1=Qn；当R=1、S=1时，触发器的两个输出全为1， 这是不允许的，属于不用情况。可见当CP=1时，同步RS 触发器的工作情况与基本RS触发器没有什么区别，不同 的是由于加了两个控制门，输入信号R、S为高电平有效， 即R、S为高电平时表示有信号输入，为低电平时表时无 信号输入，所以两个信号端R、S中，R仍为置0端（复位 端），S仍为置1端（置位端）。根据以上分析可直接列 出同步RS触发器的真值表，如表4.3.1。
反映触发器输入信号取值和状态之间对应关系的图 形称为波形图。根据真值表、卡诺图或状态图可以直接画 出波形图。设触发器现态为0状态（可以给定，未给定可 以假设），根据给出的 和 的波形，可画出触发器的输出 Q和 的波形（忽略门电路的传输时间），如图4.2.3（b）。
基于单片机脉冲触发器电路设计
基于单片机脉冲触发器电路设计
姚国平;盛占石
【期刊名称】《信息技术》
【年(卷),期】2016(40)3
【摘要】由于工程上应用交流电子开关柜控制交流电动机其主电路采用晶闸管模块,单片机产生六个脉冲其相位依次相差60°,而晶闸管必须成对脉冲才能够导通构成回路,为此要进行脉冲的补充.设计了一款基于单片机的脉冲触发器.该触发器利用PSD4000系列芯片的逻辑功能来进行脉冲的补充,通过调制电路对脉冲进行调制.该脉冲触发器系统运行稳定且成本低廉.
【总页数】4页(P175-177,182)
【作者】姚国平;盛占石
【作者单位】江苏大学电气信息学院,江苏镇江212013;江苏大学电气信息学院,江苏镇江212013
【正文语种】中文
【中图分类】TP368.1
【相关文献】
1.一种基于单片机，功率MOSFET的高压脉冲电路设计 [J], 张科;
2.基于单片机单相交流过零检测及脉冲输出电路设计 [J], 罗威;杨风;焦丽丽
3.基于单片机的脉冲数据采集电路设计 [J], 朱超;孙万麟;宋莉莉
4.基于斯密特触发器的单脉冲及连续脉冲双模态发生器 [J], 崔建国;宁永香
5.一种基于D触发器的分频电路设计 [J], 刘文锋;谢朝阳
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
脉冲触发型触发器开关级的结构和设计方法
一．介绍
在现代超大规模集成电路中，电路和系统的能量损耗是非常重要的，尤其是针对一些低功率的应用设备。
在现代化的同步系统中的所有器件的主要部分，如微处理器，已经消散于时钟系统中了。
锁存器和触发器是系统中的基本组成，他们决定了系统的速度和功率。
在现代化的同步系统中，它们对周期时间和能量消耗有非常大的影响。
从某种意义上来说，触发器和锁存器作为一个基准来确定系统的性能。
这些因素从而促进了低功率、高性能触发器的发展。
主从触发器，基于检测放大器的触发器(SAFF)，还有脉冲触发型触发器在学多当代微处理机中是有选择的被使用。
主从触发器和基于检测放大器的触发器，是以硬边特性和正向设置时间为特征，从而导致大量数据输出的延迟（D-Q）。
脉冲触发型触发器将两个状态减少到一个状态，而且是以软边特性和负的设置时间为特征，从而只产生少量的数据在输出端的延迟，这不仅是减少延迟的损耗，而且也帮助吸收斜交的时钟信号。
根据不同的分类方法，脉冲触发型触发器能分成不同的种类。
比如，根据所用的脉冲发射器，脉冲型触发器能被归于两种：隐形脉冲和显性脉冲。
脉冲触发型触发器可以是静态的，半静态的，动态的，或者半动态的。
脉冲触发型触发器也能被分为单沿触发型触发器和双沿触发型触发器。
每一种类型的触发器有它自身的优点和缺点，并且是适用于不同的应用中。
脉冲触发型触发器，在过去的十年中一直在被研究。
但到目前为止，还没有普通的脉冲触发型触发器的构建和设计方法。
开关信号理论可以适用于数字电路的设计。
传输电压开关理论是适用于在CMOS电路的设计。
在这项工作中，脉冲触发的触发器的结构和传输电压开关理论的设计方法的基础上提出了建议。
鉴于真值表或逻辑功能，各种脉冲触发触发器可以实现的基础上提出的结构和设计方法。
各类脉冲触发触发器，无论它们是静态的还是动态的，隐性或显性的，单边沿触发或双边沿触发，D，T，JK或RS，都可以实施，以满足不同的需求。
二．脉冲型触发器的拟建结构和设计方法
为脉冲触发型触发器所提出的结构原理图如图1所示。
所提出的结构由两个部分组成：一个是0到1转换部分，这个部分主要负责执行输出节点由低平到高平的转变；另一个部分是1到0转换部分，踏实用于实现输出节点由高平到低平的转变。
0到1转换部分由高频预充电部分，高频检测部分，脉冲时钟部分和一个PMOS晶体管组成。
高频预充电部分给内部节点X到VDD之间的部分进行充电，当输出端Q不需要从0变到1的时候。
通常，PMOS 晶体管在很多时候都会被当成高频预充电部分使用。
在脉冲存在的过程中，当输出端Q需要从0变成1时，高频检测部分和时钟部分被用来放出内部节点X到地之间的电压。
1到0转换部分由低频检测部分和脉冲时钟部分组成。
当输出端Q是从0变成1，内部节点X通过高频检测和时钟脉冲部分放电到0。
然后，PMOS晶体管导通并且输出端Q上升到1.当输出端Q从1变成0时，低频检测和脉冲时钟部分是输出端Q下降到0。
在脉冲存在的过冲中，如果当输出端没有改变，I1和I2组成的弱保持器就会阻止输出端Q浮动。
时间脉冲部分是由0到1转变部分和1到0转变部分共同使用的，目的是为了减少主频晶体管。
由于主频晶体管有百分之100的活性因子，并且消耗大量的功率，所以减少主频晶体管的数量是一种有效的方法，去降低触发器设计中的能量消耗问题。
考虑到脉冲触发型触发器有负的设置时间，而且时钟信号会比输入信号早到达输入端，所以我们将脉冲部分放置离接地端近一点。
从而可以让内部节点Z能在输入信号到来之前预先放电。
因此，X节点或者是Q端的放电过程会更快，这导致更多的负设置时间和触发
器设计的性能改善。
负准备时间提供了软性始终边沿特性，在主要的通路中，它具有强大的消除斜交时钟信号和时序预算抖动的能力。
H-P和H-E被用于表示高频预充电部分，高频检测部分以及脉冲时钟部分各个部分的逻辑值。
L-E是地贫检测部分和脉冲时钟部分的逻辑值。
基于图1中所拟建的结构，我们对触发型触发器提出一种设计方法。
其中将用到传送电压开关原理。
（1）在目标电路中，确定输入与输出信号之间的逻辑关系。
（2）获得H-P,H-E,L-E在开关使用传送电压开关原理时的表达式。
（3）根据获得表达式画出电路图。
这个拟建的结构和设计方法若被运用，则不仅是静态工作的设计，而且还有动态工作的设计。
内部节点X能有VDD预先充电，通过不同的新号来满足不同的要求。
如果脉冲被用作预先充电信号，则触发器是一种动态的触发器。
当输入信号或者是反馈信号被用于给节点X预先充电，触发器将工作在静态的状态。
隐形脉冲触发器和显性脉冲触发器，两者都能通过使用这种拟建的机构和设计方法得到。
当这个目标触发器是隐形触发脉冲型，脉冲时钟部分是负责产生窄脉冲，并作为开关，在脉冲存在的过程中使得触发器导通。
在显性脉冲电路的设计中，脉冲式由外部脉冲发生器产生，并且，时钟脉冲部分，与高频检测和低频检测部分是在一起的，仅仅起到一个开关的作用去控制输出节点的改变。
拟建的结构和设计方法也使用单触法沿触发器和双触发沿触发器的设计。