数字逻辑电路基本设计方法

第10章数字逻辑电路基本设计方法

中、小规模数字集成电路按照逻辑功能的特点分类，可分为组合逻辑电路和时序逻辑电路两大类。因此，按照逻辑功能的特点，数字逻辑电路基本设计方法分为组合逻辑电路设计方法和时序逻辑电路设计方法。按照电路使用器件的集成度不同，数字逻辑电路基本设计方法又可分为标准化设计方法和最小化设计方法。

选用SSI器件（小规模集成电路）设计电路的方法称为标准化设计方法。在标准化设计过程中，系统设计、逻辑设计、器件选择相互比较独立，各器件之间的相互制约较少，设计者可使用卡诺图、布尔代数等成熟的设计技术，其设计目标在于以极少的器件实现所要求的逻辑功能。

选用MSI器件（中规模集成电路）设计电路的方法称为最小化设计方法。在最小化标设计过程中，系统设计、逻辑设计和器件选择之间紧密联系，相互影响，使电路中逻辑门向数量最少的设计方向努力，已不再是十分重要的工作。正确地选择MSI器件，更经济的实现所需要的功能，已成为更重要的设计步骤。此外，MSI器件

因其集成度高，能够降低系统的功耗，改善系统可靠性。

总之，设计任务的主要目标是得到一个有正确响应的系统，既能实现所要求的逻辑功能，又能按规定的速度进行操作。同时，电路简单、降低成本也是追求的目标。一个简单的数字电路的成本，最方便的计算方法是用实现它的器件的数量来衡量。所用器件的总数降至最少，也就实现了硬件价格的最低。

10.1组合逻辑电路设计方法

组合逻辑电路的特点就是该电路任一时刻的输出信号仅取决于当时的输入信号，而与电路原来的状态无关。因此，组合逻辑电路中不含存储器件（例如触发器、寄存器等），且输入端与输出端之间无反馈回路。

设计者应根据给出的实际逻辑问题，设计并实现这一逻辑功能的逻辑电路。电路设计的基本要求是功能正确，电路简单，在保证实现所有要求的逻辑功能前提下尽量降低电路的成本。

10.1.1组合逻辑电路标准化设计

组合逻辑电路标准化设计时，选用的SSI器件是各种类型的逻辑门。因此，也常把这个层次的设计又称门级设计。电路最简的标准是所用的门电路的数目最少，同时，门电路输入端的数目也应最少。

组合逻辑电路的标准化设计工作通常可按以下步骤进行：

一、逻辑抽象，列出电路逻辑真值表

1.根据事件的因果关系，确定输入变量和输出变量。一般总是

把引起事件的原因定为输入变量，而把事件的结果作为输出变量。

2.确定输入、输出变量取值的含意。

3.根据给定的因果关系（逻辑功能）列出电路逻辑真值表。至

此，已将一个实际的逻辑问题抽象成一个组合逻辑函数了，

并以逻辑真知表形式给出。

二、写出逻辑函数式

为便于对逻辑函数式进行化简和变换，需要把真值表转换为对应的逻辑函数式。

三、选定器件类型

应根据对电路的具体要求和器件的资源情况决定采用哪一种类型的器件，以便规范电路。

四、逻辑函数式化简与变换

1 .化简

为获得最简单的设计结果，应将逻辑函数式化成最简形式，即逻辑函数式中相加的乘积项最少，而且每个乘积项中的因子也最少。其目的是使电路中所用的器件数量最少。常用的逻辑函数式化简的方法有：公式法、卡诺图法和观察法。

2.变换

如果对所用器件的种类有附加的限制（例如只允许用单一类型的与非门），则还应将逻辑函数式变换成与器件类型相对应的形式。

五、画逻辑电路图

根据化简或变换后的逻辑函数式，画出逻辑电路图。

六、软件仿真

通过EDA设计软件（例如Max+Plus II或EWB）对设计电路进行逻辑仿真，验证电路逻辑功能的正确性。

七、工艺设计

包括设计机箱、面板、电源、显示电路、控制开关等等。最后还

必须完成组装、测试。

10.1.2 组合逻辑电路最小化设计

组合逻辑电路最小化设计时，选用的MSI 器件是组合类型的。组合逻辑电路最小化设计总的步骤和标准化设计的步骤是一样的，即第一步逻辑抽象、第二步写出逻辑函数式，以及第五步画逻辑电路图、第六步软件仿真、第七步工艺设计，与标准化设计步骤没有区别。但在第三、四步骤的做法上不完全相同。

第三步，选定器件类型，写出其逻辑函数式。每种型号中规模集成的组合逻辑电路都有其确定的逻辑功能，并以逻辑真知表形式给出，可将其写成逻辑函数式的形式。

第四步，逻辑函数式变换。将待产生的逻辑函数式变换成与所用器件的逻辑函数式相同或类似的形式。

上述使用MSI 器件设计组合逻辑电路的方法又称为逻辑函数式对照法。

采用组合逻辑电路最小化设计方法还应注意以下两点：1．如果一个MSI 器件规格不够用，可用几个器件进行扩展；2．MSI 器件自身就具有一定的逻辑功能。有时，只要将MSI 器件的逻辑功能真知与所设计电路的逻辑功能真知表进行对照，便可知道如何进行电路的连接。

10.2时序逻辑电路的设计方法

通常，时序逻辑电路由组合逻辑电路和存储电路两部分组成。有的时序逻辑电路中只有存储电路部分。时序逻辑电路的结构框图如图10.7所示。

图10.7时序逻辑电路结构框图

由可知，存储电路的输出端反馈到组合逻辑电路输入端，与输入信号一起共同决定组合逻辑电路的输出状态。因此，时序逻辑电

路的特点是任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，即与存储电路当时的输出状态有关。存储电路是由若干个触发器组成。

用输入信号和电路状态（指存储电路的状态）的逻辑函数去描述时序电路逻辑功能的方法也叫时序机。在设计时序逻辑电路的时候，只要把状态变量（q i~q n）也当作逻辑函数的输入变量，那么设计组合电路的方法仍然可以使用。

10.2.1时序逻辑电路标准化设计

时序逻辑电路标准化设计时，选用的SSI器件是各种类型的触发器（触发器能够保持两个稳定的逻辑状态0或1,或二进制数的0或1）和逻辑门。电路最简的标准是所用的触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。

时序逻辑电路的标准化设计工作通常可按以下步骤进行：

一、逻辑抽象，画出电路状态转换图（表）

1.分析给定的逻辑问题，确定输入变量、输出变量及其取值的含义。通常都是取原因或条件作为输入逻辑变量，取结果作输出逻辑变量。

2.确定电路的状态数量和每个电路状态的含义，并将电路状态顺序编号。

3.按照题意列出电路的状态转换图（表）。