集成电路中的元器件及其寄生效应教学
合集下载
集成电路中元器件PPT课件
• 对于不同材料的连线，其串联寄生电阻大小也有所不 同。对应不同材料连线的方块电阻分别为：
第21页/共25页
连线上的寄生参数将对电路性能产生影响，如： 电源线上的寄生电阻会带来电源电压的衰减； 信号线上的寄生电阻和寄生电容将带来信号延迟； 导线互相平行或不同层导线交叉时，将带来相互串
扰。
第22页/共25页
MOS电容是非线性电容，主要用于电源滤 波电路。
第7页/共25页
4. “夹心”电容
总电容值C=C1+C2+C3+C4 该电容是一种线性电容，其底板寄生电容约为：
Cp≈（50%~60%）C
第8页/共25页
5. MOS管的极间电容和寄生电容
MOS管的极间电容存在于4个端子中的任意两端之间， 这些电容的存在影响了器件和电路的高频交流特性。包括：
第17页/共25页
6. 拐弯电阻计算
第18页/共25页
三、连线
第19页/共25页
概念
• 元件与元件之间必须通过“连线”才构成电路。理想的连线在实现连线的功能 时，不应带来额外的寄生效应；
• 在集成电路中，用于连线的有：金属、扩散区、多晶硅等。
第20页/共25页
• 上图为连线的寄生模型，图中R为串联寄生电阻，C为 并联寄生电容。连线越长，寄生参数也越大
第6页/共25页
3. MOS电容—栅极与沟道之间的电容 Cch
这种电容结构与MOS管一样，当栅极加 上电压形成沟道时电容就存在了，其一个极板是 栅极，另一个极板为沟道，沟道这一极由源极与 漏极短接而引出。
这种电容具有单位面积的最大电容，实际 上还存在沟道电阻问题。为减小沟道电阻，当L较 大时，可将栅极做成梳状形式。
• 设计时必须充分考虑电容的因素。
第21页/共25页
连线上的寄生参数将对电路性能产生影响，如： 电源线上的寄生电阻会带来电源电压的衰减； 信号线上的寄生电阻和寄生电容将带来信号延迟； 导线互相平行或不同层导线交叉时，将带来相互串
扰。
第22页/共25页
MOS电容是非线性电容，主要用于电源滤 波电路。
第7页/共25页
4. “夹心”电容
总电容值C=C1+C2+C3+C4 该电容是一种线性电容，其底板寄生电容约为：
Cp≈（50%~60%）C
第8页/共25页
5. MOS管的极间电容和寄生电容
MOS管的极间电容存在于4个端子中的任意两端之间， 这些电容的存在影响了器件和电路的高频交流特性。包括：
第17页/共25页
6. 拐弯电阻计算
第18页/共25页
三、连线
第19页/共25页
概念
• 元件与元件之间必须通过“连线”才构成电路。理想的连线在实现连线的功能 时，不应带来额外的寄生效应；
• 在集成电路中，用于连线的有：金属、扩散区、多晶硅等。
第20页/共25页
• 上图为连线的寄生模型，图中R为串联寄生电阻，C为 并联寄生电容。连线越长，寄生参数也越大
第6页/共25页
3. MOS电容—栅极与沟道之间的电容 Cch
这种电容结构与MOS管一样，当栅极加 上电压形成沟道时电容就存在了，其一个极板是 栅极，另一个极板为沟道，沟道这一极由源极与 漏极短接而引出。
这种电容具有单位面积的最大电容，实际 上还存在沟道电阻问题。为减小沟道电阻，当L较 大时，可将栅极做成梳状形式。
• 设计时必须充分考虑电容的因素。
第二三章集成电路中的元器件
其中 VT VT0 ( 2F VBS 2F )
模拟集成电子学
集成电路中的器件模型
2.交流模型
CGS
CGD
CBS1
CBG
CBD1
L为沟道长度 L’为有效长度
L0栅对源、漏 覆盖长度
模拟集成电子学
集成电路中的器件模型
欧姆区：
1
CGS COXWL0 WL 'COX
2
1 CGD COXWL0 WL 'COX
第二节 集成电路中的二极管、 双极型晶体管、MOSFET
模拟集成电子学
第二节 集成电路中的二极管、双极型晶体管、MOSFET
一.双极型晶体管
NPN
PNP
模拟集成电子学
P衬底 N 外延双极工艺
在n阱CMOS工艺中的pnp
第二节 集成电路中的二极管、双极型晶体管、MOSFET
二.MOSFET
可以画出低频小信号等效电路 加上电容可以得到高频小信号等效电路
集成电路中的器件模型
4. MOS管的亚阈值区特性
VGSVT ID I0e Vt
I0
W L
nCDVt 2
应用：（1）低功耗时 （2）利用指数关系 （3）低速电路
模拟集成电子学
集成电路中的器件模型
三.MOS工艺中两个重要问题
模拟集成电子学
第一节 集成电路中的电容、电阻和电感
几种常见电容： 1.PN结电容——正偏(扩散电容,势垒电容)，反偏势垒电容。 2.MOS电容——通常几fF/um2 3.PIP电容——Poly Insulator Poly。 4.MIM电容——Metal Insulator Metal。 5. 寄生电容
第2讲 集成电路中的元器件要点
实际上，用以上方程求出的“内在”阈值在电路设计过程中可能不适 用，在实际设计过程中，常通过改变多晶与硅之间的接触电势即：在 沟道中注入杂质，或通过对多晶硅掺杂金属的方法来调整阈值电压。 比如：若在p型衬底中掺杂三价离子形成一层薄的p＋区，为了实现耗 尽，其栅电压必须提高，从而提高了阈值电压。
输出特性（I/V特性）
在模拟集成电路中对于MOS晶体管而言，是一四 端口器件。
在数字集成电路设计中，MOS晶体管可看成三端 口器件。
在双阱工艺中，每一个NMOS管与PMOS管都可 以有各自的衬底电位。
MOS管的几何参数
沟道长度L：定义为漏源之间栅的尺寸；有效长度 L’略小于长度L。
沟道宽度W：垂直于沟道长度方向的栅的尺寸： 有效宽度W’略小于宽度W。
Vth
MS
2 f
Qb Cox
Qss C ox
Qb C ox
2 f
VFB
注意：
器件的阈值电压主要通过改变衬底掺杂浓度、衬底表面浓度或改变氧 化层中的电荷密度来调整，对于增强型MOS管，适当增加衬底浓度， 减小氧化层中的正电荷即可使其阈值大于0；而氧化层中的正电荷较 大或衬底浓度太小都可形成耗尽型NMOS 。
当栅源之间加上正向电压，栅极附近的p型衬底中的空穴被排斥， 形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。
当正的栅源电压达到一定数值时，这些电子在栅极附近的p型硅 表面便形成了一个n型薄层，称为反型层。栅源电压VGS正得愈 多，沟道电阻将愈小。
感生沟道(反型层)形成后，在正的漏极电压作用下，将产生漏极 电流ID。在漏源电压作用下开始导电时的栅源电压叫做开启电压 Vth。
I D 2K N VGS Vth VDS
上式表明在VDS较小时，ID是VDS的线性函数，即这时MOS管可等
输出特性（I/V特性）
在模拟集成电路中对于MOS晶体管而言，是一四 端口器件。
在数字集成电路设计中，MOS晶体管可看成三端 口器件。
在双阱工艺中，每一个NMOS管与PMOS管都可 以有各自的衬底电位。
MOS管的几何参数
沟道长度L：定义为漏源之间栅的尺寸；有效长度 L’略小于长度L。
沟道宽度W：垂直于沟道长度方向的栅的尺寸： 有效宽度W’略小于宽度W。
Vth
MS
2 f
Qb Cox
Qss C ox
Qb C ox
2 f
VFB
注意：
器件的阈值电压主要通过改变衬底掺杂浓度、衬底表面浓度或改变氧 化层中的电荷密度来调整，对于增强型MOS管，适当增加衬底浓度， 减小氧化层中的正电荷即可使其阈值大于0；而氧化层中的正电荷较 大或衬底浓度太小都可形成耗尽型NMOS 。
当栅源之间加上正向电压，栅极附近的p型衬底中的空穴被排斥， 形成耗尽层，同时p型衬底中的少子（电子）被吸引到衬底表面。
当正的栅源电压达到一定数值时，这些电子在栅极附近的p型硅 表面便形成了一个n型薄层，称为反型层。栅源电压VGS正得愈 多，沟道电阻将愈小。
感生沟道(反型层)形成后，在正的漏极电压作用下，将产生漏极 电流ID。在漏源电压作用下开始导电时的栅源电压叫做开启电压 Vth。
I D 2K N VGS Vth VDS
上式表明在VDS较小时，ID是VDS的线性函数，即这时MOS管可等
第2章集成电路中的晶体管及其寄生效应半导体集成电路共14章
IIIC B S10FF
R 1R (1SF) SF
(110SRSR)ICISIeE SVVBTSSC
2019/8/15
集成双极晶体管的有源寄生效22应
NPN管工作于反向工作区的EM方程
IE 1
0 1 1 0
0 0
11
I1 I2 I3
2019/8/15
理想本征集成双极晶体管的EM模16型
三结四层结构(多结晶体管)
IE 1
IIIC B S1 0FF
R 1R (1SF) SF
( 1 10SSRR)IIIC E SSS(S((eeeV V V V V VTT T123
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
第2章 集成电路中的晶体管及其寄 生效应
双极晶体管的单管结构及工作原理 理想本征双极晶体管的EM模型 集成双极晶体管的有源寄生效应 集成双极晶体管的无源寄生效应 MOS晶体管的单管结构及工作原理 MOS集成电路中的有源寄生效应
2019/8/15
集成双极晶体管的无源寄生效27应
E
集电极串联电阻rCS
C
rCS=rC1+ rC2+rC3 rC1
L
上底为有效集电结面积SC,eff=SE T 并作以下近似:
1.上底、下底各为等位面；
2.锥体内的电流只在垂直方向流动；
bL
3.在上下面的电流是均匀的。
rC1
T ln(ab)
WLab
度低，因此其发射效率低， 很小（约0.02）。
R
C
2019/8/15
N
P
E N
B
R 1R (1SF) SF
(110SRSR)ICISIeE SVVBTSSC
2019/8/15
集成双极晶体管的有源寄生效22应
NPN管工作于反向工作区的EM方程
IE 1
0 1 1 0
0 0
11
I1 I2 I3
2019/8/15
理想本征集成双极晶体管的EM模16型
三结四层结构(多结晶体管)
IE 1
IIIC B S1 0FF
R 1R (1SF) SF
( 1 10SSRR)IIIC E SSS(S((eeeV V V V V VTT T123
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
第2章 集成电路中的晶体管及其寄 生效应
双极晶体管的单管结构及工作原理 理想本征双极晶体管的EM模型 集成双极晶体管的有源寄生效应 集成双极晶体管的无源寄生效应 MOS晶体管的单管结构及工作原理 MOS集成电路中的有源寄生效应
2019/8/15
集成双极晶体管的无源寄生效27应
E
集电极串联电阻rCS
C
rCS=rC1+ rC2+rC3 rC1
L
上底为有效集电结面积SC,eff=SE T 并作以下近似:
1.上底、下底各为等位面；
2.锥体内的电流只在垂直方向流动；
bL
3.在上下面的电流是均匀的。
rC1
T ln(ab)
WLab
度低，因此其发射效率低， 很小（约0.02）。
R
C
2019/8/15
N
P
E N
B
北大集成电路版图设计课件_第5章 电容和电感精选全文
一. 电 容
3. 金属-多晶硅电容
如果利用多晶硅作为电容的下极板，金属作为电容的上极板，
就可形成金属-多晶硅电容。如图5.9所示，金属-多晶硅电容
与多晶硅-多晶硅电容相似，只不过上极板是金属而不是多晶
硅。
多晶硅
金属
C1
C2
C1
衬底
场氧化层
图 5.9 金属-多晶硅电容示意图
一. 电 容
4. 金属-金属电容 如果电容的上下极板都用金属来构成，就会形成金属-金属电
一. 电 容
Bad
Good
电容匹配规则
一. 电 容
3. 匹配电容的大小要适当。 电容的随机失配与电容面积的平方根成反比，但并不是
面积远大匹配就越好。总是存在一个最佳电容尺寸，超过 这个尺寸，梯度效应就会非常明显，从而影响匹配。
某些CMOS集成电路工艺中，正方形电容的尺寸应该介 于20μm×20μm至50μm×50μm之间。超过该尺寸的电 容应该被划分成多个单位电容，利用适当的交叉耦合减小 梯度影响，改善电容整体的匹配性。 4. 匹配电容要邻近摆放。
一. 电 容
多晶硅-多晶硅电容通常制作在场区处，由场氧化层把电容 和衬底隔开。由于场氧化层较厚，所以多晶硅-多晶硅电容的 寄生参数小，而且无横向扩散影响。通过精确控制两层多晶 硅的面积以及两层多晶硅之间的氧化层的厚度，可得到精确 的电容值。
由于多晶硅-多晶硅电容制作在场氧化层上，所以电容结构 的下方不能有氧化层台阶，因为台阶会引起电容下极板的表 面不规则，将造成介质层局部减薄和电场集中，从而破坏电 容的完整性。
金属2
（厚）电介质
金属1
一. 电 容
为了减小金属-金属电容所占用的面积，在多层金属互连系统中 可以制备叠层金属电容。多层金属平板垂直地堆叠在一起，从 上至下，每两层金属之间都存在电容。通过将奇数层金属连接 在一起作为一个电极，而将偶数层金属连接在一起作为另一个 电极。从剖面图来看，金属-金属电容是梳状交叉结构。
第二章 集成电路中的元器件及其寄生效应ppt课件
P+ PN结电容 MOS电容
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
§2-3 横向PNP管
双极集成电路中的基本器件 是NPN管，但在模拟电路中也往 往需要PNP管子，如运算放大器的 输入输出级的有源负载等都经常 使用PNP管。虽然PNP管的单管性 能不如NPN管，但仍然使电路的 性能得到了改善。横向PNP管的出 现，也促使了IIL电路的实现。
C 移速度。 是栅氧化层的单位面积的电容。 OX
式（3.2）就是NMOS器件工作在非饱和区的I-V特性， I D
与 V D S 呈平方律的关系。
如图，我们给出了不同的V G S 下，
根据式（3.2）得出的抛物线，表示
了器件产生的电流随 V G S 增大而增
加。通过计算偏导数很容易计算出
每条抛物线的极值均发生在
以NMOS晶体管为例，我们假设：0 V D S V G S V T H ，在
图中我们从半导体物理的角度出发进行一系列的推导，得到
I VVVV D K 2 ,W L 2
G S T H
D S2 D S
（3.2）
式中 K , 称为器件的跨导系数，
K C , n OX
（3.3）
称为低场电子迁移率，表示单位场强下电子的平均漂 n
一、衬底PNP管
1.集电区是整个电路的公
共衬底。
C
EB
2.其晶体管作用只发生在
纵向，各节面积较平坦， P+
发生区面积可以做的很
P N+
N–-epi
P+
大，所以工作电流可以 P-Sub
很大。
3.因为衬底作为集电区，故不存在有源寄生效应，故可不 用掩埋层。
4.基区电阻较大。
5.集电极串联电阻和集电结电容较大。
寄生效应
1.0 双极寄生在集成电路中，用反偏pn结隔离双极器件，存在一些潜在的寄生效应，同时，在一单外延区域集成一个以上器件也产生了更可能的寄生效应。
此寄生效应大多数是以不希望的pnp或npn晶体管出现。
所以，这个章节将不着重分析双极晶体管中寄生电容与寄生电阻的混合模式，但会着重关注由寄生pnp或npn管产生的电路工作中的变化。
因为结隔离的IC中，所有器件公用一个电衬底，电路同一性直接依赖于版图。
由于这些原因，设计工程师将会仔细观察IC的版图，约占设计工作的50%，可能的寄生以及它们对电路工作的影响将会用容易理解的电子/空穴注入理论完全的评价，连同IC的真正环境以及电路如何在那样的环境中工作一起完整的评价。
1.1 寄生pnp1.1.1 npn中的寄生pnp单块结隔离电路的npn管的剖面图如图1.1.1a所示，p隔离和p衬底区域通常相对于npn集电区n外延区域是反偏的。
不管怎样，这些隔离和衬底区域指出了在npn结构中可能的寄生pnp管，这个pnp是由npn的p型基区，连同npn的n型外延，以及p型隔离岛/衬底形成的。
npn的p型基区既可以是寄生pnp的发射极，也可以是集电极。
正常工作下，衬底相对于外延是偏置很负的，如果npn是正向导通，那么，寄生可以看作是一个对衬底的反偏二极管和衬底与外延电容并联。
npn的饱和将会允许寄生pnp管开始工作，当npn饱和，bc结正偏，这也会使两个可能的寄生pnp中的其中一个的be结正偏，如图1.1.1b。
npn的基区现在也是衬底pnp的发射极，npn的外延是pnp 的基极，衬底是pnp的集电极。
在这种工作模式下，npn基区向外延注入空穴，这个空穴电流的一部分将会在外延复合掉。
不管怎样，相当多的空穴将会被衬底/隔离收集。
这些空穴来源于npn的正向基极电流，这个结果在npn饱和区Ie<Ic+Ib。
这个能被看作是将基极电流的一部分直接分流到衬底。
如果npn被在基极的一个低阻源驱动进入饱和区，寄生pnp将会引导大量的空穴电流到衬底。
双极集成电路中的元件形成及其寄生效应
+
B
C
B
E
N E C
P
N+
B
C
B
E
E
N
P
N
C
图 2.9 双极集成晶体管的结构以及制造工艺
B
B
E C B E
C C n
E B E
C
n n p
n
p
B C E E
B E
图 2.10 双极集成电路中元件的隔离
C B E C B E
集成电路中介质隔离
n P
+
+
n P
+
+
n
+
I (X
n
2
In )
( X 3)
I (X
n
4
)
I P( X 1)
I I
rb
I
X3 X4
cbo
b
图 2.4 电流传输示意图
（1）发射结正向偏置--发射电子 由于发射结正向偏置，因而外加电场有利于多数载流子的扩散运动，高掺杂发射区 的多数载流子（电子）将向基区扩散（或注入）；同时，基区中的多数载流子（空穴） 也向发射区扩散并与发射区中的部分电子复合。因此，发射极的正向电流 I e 是由两部分 电流组成的：一部分是注入基区的电子扩散电流 I n ( X 2 ) ,这股电流大部分能够传输到集 电极，成为集电极电流 I c 的主要部分；另一部分是注入发射区的空穴扩散电流 I p ( X 1 ) , 这股电流对集电极电流 I c 无贡献，且还是基极电流的 I B 一部分,所以有：
I c = I n ( X 4 ) + I cbo
从上面对电流传输机理的分析，可得：
B
C
B
E
N E C
P
N+
B
C
B
E
E
N
P
N
C
图 2.9 双极集成晶体管的结构以及制造工艺
B
B
E C B E
C C n
E B E
C
n n p
n
p
B C E E
B E
图 2.10 双极集成电路中元件的隔离
C B E C B E
集成电路中介质隔离
n P
+
+
n P
+
+
n
+
I (X
n
2
In )
( X 3)
I (X
n
4
)
I P( X 1)
I I
rb
I
X3 X4
cbo
b
图 2.4 电流传输示意图
（1）发射结正向偏置--发射电子 由于发射结正向偏置，因而外加电场有利于多数载流子的扩散运动，高掺杂发射区 的多数载流子（电子）将向基区扩散（或注入）；同时，基区中的多数载流子（空穴） 也向发射区扩散并与发射区中的部分电子复合。因此，发射极的正向电流 I e 是由两部分 电流组成的：一部分是注入基区的电子扩散电流 I n ( X 2 ) ,这股电流大部分能够传输到集 电极，成为集电极电流 I c 的主要部分；另一部分是注入发射区的空穴扩散电流 I p ( X 1 ) , 这股电流对集电极电流 I c 无贡献，且还是基极电流的 I B 一部分,所以有：
I c = I n ( X 4 ) + I cbo
从上面对电流传输机理的分析，可得：
第二章集成电路中的晶体管及其寄生效应
MOSFET49级模型(Level=49, BSIM3V3)
共有166(174)个参数! • 67个DC 参数 • 13个AC 和电容参数 • 2个NQS模型参数 • 10个温度参数 • 11个W和L参数 • 4个边界参数 • 4个工艺参数 • 8个噪声模型参数 • 47二极管, 耗尽层电容和电阻参数 • 8个平滑函数参数(在3.0版本中)
横向PNP管的有效基区宽度大 埋层的抑制作用，使折回集电极的少子路径增加 空穴的扩散系数只有电子扩散系数的1/3左右
提高横向PNP管的特征频率fT措施
增加结深xjc（是否与工艺兼容） 减小发射区尺寸 提高工艺精度减小等效基区宽度 降低外延层掺杂浓度，提高横向PNP管发射区掺 杂浓度（是否与工艺兼容）
次表面齐纳管
将击穿引入体内 （扩散法）
次表面齐纳管 （离子注入法）
2.6 SBD和SCT
（一）SBD（肖特基势垒二极管） 金属与半导体接触形成SBD
SBD（肖特基势垒二极管）VS. pn 二极管
SBD的反向饱和电流IDS大； SBD的正向导通压降Vth小； 正向电压温度系数不同； 小注入时，SBD是多子器件，响应速度快； SBD体串联电阻大（做在外延层上）
可采用外延层掺金工艺，引入深能级杂质，降低 少子寿命，从而降低 。掺金工艺是在NPN管集电区掺
金（相当于在PNP管基区掺金）掺金的作用，使PNP管基区中高复 合中心数增加，少数载流子在基区复合加剧，由于非平衡少数载流 子不可能到达集电区从而使寄生PNP管电流放大系数大大降低
NPN管基区侧壁到P+隔离环之间也会形成横向 PNP管，必须使NPN管基区外侧和隔离框保持足 够距离
对电路设计工程师来说, 采用什么模型参数在很大程度 上还取决于能从相应的工艺制造单位得到何种模型参数！
第一章集成电路的寄生效应
博士研究生入学考试《集成电路原理与设计》考试大纲①半导体集成电路张廷庆第一章集成电路的寄生效应集成电路的双极型工艺，典型PN结隔离工艺，集成电路元件结构和寄生效应；多结晶体管埃伯斯-莫尔模型，集成电路晶体管有源寄生效应的形成过程，集成电路中的寄生电容和效应。
第二章双极逻辑集成电路双极型逻辑集成电路的发展过程，简易TTL与非门的逻辑结构，六管单元TTL与非门的工作原理及功耗计算，TTL电路的温度特性，TTL门电路的逻辑是如何扩展。
第三章 TTL中大规模集成电路TTL芯片电路的简化逻辑门，单管逻辑门的功能，简化触发器结构，了解TTL中大规模集成电路的实际结构，双极型存储器结构，双极型门阵列结构与原理。
第四章 TTL电路版图设计结合集成电路工艺的确定，熟悉集成电路版图设计的一般程序，版图设计的基本尺寸确定，集成晶体管版图，二极管版图，肖特基势垒二极管版图，集成电阻的版图。
第五章 ECL和I2L电路ECL和I2L的电路结构，工作原理和特点，如何用这类型的电路实现逻辑运算。
第六章 nMOS逻辑集成电路电阻负载MOS倒相器，E/E MOS倒相器，E/D MOS倒相器，自举负载MOS倒相器的结构和原理；了解这些电路的速度，静态功耗等特点，弄清楚有比电路的定义；什么是静态MOS电路。
第七章 CMOS集成电路重点是CMOS倒相器和CMOS传输门的基本结构和工作原理，用这两类结构如何实现各种大规模逻辑电路，注意这类电路的转换特性和阈值损失原因；结合MOS工艺和版图结构，了解CMOS 电路中的栅锁效应。
第八章动态和准静态MOS电路理解栅电容的电荷存储效应，这种动态电路的输入阻抗，对信号的作用；动态倒相器和电路单元的基本结构和原理，各种动态和准静态MOS电路单元。
第九章 MOS集成电路的版图设计MOS集成电路的工艺设计和选择，MOS集成电路版图的设计规则，MOS集成电路各种单元电路的版图设计。
第十章 MOS大规模集成电路MOS大规模集成电路的特点，计算机辅助设计的流程，HMOS，MOS存储器，算术逻辑单元，半定制逻辑单元的设计实例。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2005年7月
来逢昌
微电子中心
rCS IC C SR IDS
12
HMEC
集成电路设计原理
2.1.4 多结晶体管E-M模型
微电子中心
（5）简化模型等效电路（消除有源寄生）
S
CS
IB IDC
CC
B rB IDE
CE
rCS IC
CDC
C F IDE
CDE
R IDC
rE E IE
HIT Micro-Electronics Center
HIT Micro-Electronics Center
2005年7月
来逢昌
10
HMEC
集成电路设计原理
2.1.4 多结晶体管E-M模型
（3）直流模型等效电路
S
rSS IS
IDS
IB IDC
B rB
IDE
HIT Micro-Electronics Center
rE IE E
2005年7月
SF IDC F IDE R IDC
B(P)
寄生PNP晶体管正向有
NPN
源导通。
PNP
EB C
P+
P N+
N+
N–-epi
P-Sub
C(N) S(P)
P+
有电流流向衬底，
影响NPN晶体管的正
常工作。
HIT Micro-Electronics Center
2005年7月
来逢昌
7
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应 （3）减小有源寄生效应的措施
2005年7月
来逢昌
14
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（2）双基极条形
与单基极条形相比： 基极串联电阻小 电流容量大 面积大 寄生电容大
BE B C
P+
P N+
P+
P N+
N–-epi
N+
P+
P-Sub
B(P)
E(N+) NPN
CJS C(N)
HIT Micro-Electronics Center
2005年7月
来逢昌
6
HMEC
集的有源寄生效应
（2）NPN晶体管饱和或反向有源时 E(N+)
VBC>0 VSC<0
2005年7月
来逢昌
13
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（1）单基极条形 结构简单、面积小 寄生电容小 电流容量小 基极串联电阻大 集电极串联电阻大
EB C
P+
P N+
N–-epi
N+
P+
P-Sub
HIT Micro-Electronics Center
（2）直流模型表达式
IE 1 0 0
IB IC
=
1 0
1 -1
0 -1
IS 0 0 1
I1 I2 I3
VBE N+ I1
B IB VB
PI N2
C
C
VSC
P
I
IC
3
S IS
1 -R
0
1-F 1-R -SR = F -(1-SF) -(1-SR)
0 -SF
1
IES (eVBE/VT-1) ICS (eVBC/VT-1) ISS (eVSC/VT-1)
HIT Micro-Electronics Center
2005年7月
来逢昌
5
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应
（1）NPN晶体管正向有源时
B(P)
VBC<0 VSC<0
寄生PNP晶体管截止,
PNP
等效为寄生电容
S(P)
E(N+) NPN C(N)
EB C
集成电路设计原理
2.1.1 集成NPN晶体管的结构
等
平
效 B(P)
面
电
图
路 PNP
图
S(P)
剖
面 图
P+
EB C
P N+
N–-epi
N+
P+
P-Sub
HIT Micro-Electronics Center
2005年7月
等
效 结
B
构
图
来逢昌
微电子中心
E(N+) NPN
C(N)
E
N
+
P
N
C
P
S
4
HMEC
E IE
I1 11-AR 0
I2 = -BF 11-CSR
I3 00-DSF 1
IES (eVBE/VT-1) ICS (eVBC/VT-1) ISS (eVSC/VT-1)
VBE N+ I1
B IB VB
PI N2
C
C
VSC
P
I
IC
3
A=
I1 I2
= VBE=0
VSC=0
-R
B= I2 I1
= VBC=0
HMEC
集成电路设计原理
微电子中心
第二章 集成电路中的元器件 及其寄生效应
元器件是组成集成电路的基本元 素，其结构和性能直接决定着集成电 路的性能。
HIT Micro-Electronics Center
2005年7月
来逢昌
1
HMEC
集成电路设计原理
微电子中心
§2-1 集成电路中的 NPN晶体管
HIT Micro-Electronics Center
来逢昌
微电子中心
rCS IC C SR IDS
11
HMEC
集成电路设计原理
2.1.4 多结晶体管E-M模型
（4）瞬态模型等效电路
S
rSS IS
IDS
CS
CDS
SF IDC
IB IDC
CC
B
rB
IDE
CE
CDC CDE
F IDE R IDC
HIT Micro-Electronics Center
rE IE E
B(P)
增加n+埋层
E(N+) NPN
①加大了寄生PNP晶 体管的基区宽度
PNP S(P)
C(N)
②形成了寄生PNP晶 体管基区减速场
EB C
P+
P N+
N–-epi
N+
P+
P-Sub
HIT Micro-Electronics Center
2005年7月
来逢昌
8
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （1）定义及结电流
VSC=0
-F
C=
I2 I3
= VBE=0
VBC=0
-SR
D=
I3 I2
= VBE=0
VSC=0
-SF
S IS
端电流的定义 结电流的定义 结电压的定义
HIT Micro-Electronics Center
2005年7月
来逢昌
9
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型
E IE
2005年7月
来逢昌
2
HMEC
集成电路设计原理
微电子中心
思考题
1.集成NPN管与分立NPN管有什么不同？
2.有源寄生效应有何影响？如何减小或 消除？
3.无源寄生有何影响？ 4.NPN管常用图形各自的特点是什么？
HIT Micro-Electronics Center
2005年7月
来逢昌
3
HMEC
集成电路设计原理
微电子中心
2.1.2 集成NPN晶体管与分立NPN晶体管的差别
（1）四层三结结构，构
E(N+)
B(P)
成了一个寄生的PNP
NPN
晶体管（有源寄生）
PNP
（2）电极都从上表面引 S(P)
C(N)
出，造成电极的串联 电阻和电容增大（无 源寄生）
EB C
P+
P N+
N–-epi
N+
P+
P-Sub
来逢昌
微电子中心
rCS IC C SR IDS
12
HMEC
集成电路设计原理
2.1.4 多结晶体管E-M模型
微电子中心
（5）简化模型等效电路（消除有源寄生）
S
CS
IB IDC
CC
B rB IDE
CE
rCS IC
CDC
C F IDE
CDE
R IDC
rE E IE
HIT Micro-Electronics Center
HIT Micro-Electronics Center
2005年7月
来逢昌
10
HMEC
集成电路设计原理
2.1.4 多结晶体管E-M模型
（3）直流模型等效电路
S
rSS IS
IDS
IB IDC
B rB
IDE
HIT Micro-Electronics Center
rE IE E
2005年7月
SF IDC F IDE R IDC
B(P)
寄生PNP晶体管正向有
NPN
源导通。
PNP
EB C
P+
P N+
N+
N–-epi
P-Sub
C(N) S(P)
P+
有电流流向衬底，
影响NPN晶体管的正
常工作。
HIT Micro-Electronics Center
2005年7月
来逢昌
7
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应 （3）减小有源寄生效应的措施
2005年7月
来逢昌
14
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（2）双基极条形
与单基极条形相比： 基极串联电阻小 电流容量大 面积大 寄生电容大
BE B C
P+
P N+
P+
P N+
N–-epi
N+
P+
P-Sub
B(P)
E(N+) NPN
CJS C(N)
HIT Micro-Electronics Center
2005年7月
来逢昌
6
HMEC
集的有源寄生效应
（2）NPN晶体管饱和或反向有源时 E(N+)
VBC>0 VSC<0
2005年7月
来逢昌
13
HMEC
集成电路设计原理
微电子中心
2.1.5 集成NPN晶体管常用图形及特点
（1）单基极条形 结构简单、面积小 寄生电容小 电流容量小 基极串联电阻大 集电极串联电阻大
EB C
P+
P N+
N–-epi
N+
P+
P-Sub
HIT Micro-Electronics Center
（2）直流模型表达式
IE 1 0 0
IB IC
=
1 0
1 -1
0 -1
IS 0 0 1
I1 I2 I3
VBE N+ I1
B IB VB
PI N2
C
C
VSC
P
I
IC
3
S IS
1 -R
0
1-F 1-R -SR = F -(1-SF) -(1-SR)
0 -SF
1
IES (eVBE/VT-1) ICS (eVBC/VT-1) ISS (eVSC/VT-1)
HIT Micro-Electronics Center
2005年7月
来逢昌
5
HMEC
集成电路设计原理
微电子中心
2.1.3 集成NPN晶体管的有源寄生效应
（1）NPN晶体管正向有源时
B(P)
VBC<0 VSC<0
寄生PNP晶体管截止,
PNP
等效为寄生电容
S(P)
E(N+) NPN C(N)
EB C
集成电路设计原理
2.1.1 集成NPN晶体管的结构
等
平
效 B(P)
面
电
图
路 PNP
图
S(P)
剖
面 图
P+
EB C
P N+
N–-epi
N+
P+
P-Sub
HIT Micro-Electronics Center
2005年7月
等
效 结
B
构
图
来逢昌
微电子中心
E(N+) NPN
C(N)
E
N
+
P
N
C
P
S
4
HMEC
E IE
I1 11-AR 0
I2 = -BF 11-CSR
I3 00-DSF 1
IES (eVBE/VT-1) ICS (eVBC/VT-1) ISS (eVSC/VT-1)
VBE N+ I1
B IB VB
PI N2
C
C
VSC
P
I
IC
3
A=
I1 I2
= VBE=0
VSC=0
-R
B= I2 I1
= VBC=0
HMEC
集成电路设计原理
微电子中心
第二章 集成电路中的元器件 及其寄生效应
元器件是组成集成电路的基本元 素，其结构和性能直接决定着集成电 路的性能。
HIT Micro-Electronics Center
2005年7月
来逢昌
1
HMEC
集成电路设计原理
微电子中心
§2-1 集成电路中的 NPN晶体管
HIT Micro-Electronics Center
来逢昌
微电子中心
rCS IC C SR IDS
11
HMEC
集成电路设计原理
2.1.4 多结晶体管E-M模型
（4）瞬态模型等效电路
S
rSS IS
IDS
CS
CDS
SF IDC
IB IDC
CC
B
rB
IDE
CE
CDC CDE
F IDE R IDC
HIT Micro-Electronics Center
rE IE E
B(P)
增加n+埋层
E(N+) NPN
①加大了寄生PNP晶 体管的基区宽度
PNP S(P)
C(N)
②形成了寄生PNP晶 体管基区减速场
EB C
P+
P N+
N–-epi
N+
P+
P-Sub
HIT Micro-Electronics Center
2005年7月
来逢昌
8
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型 （1）定义及结电流
VSC=0
-F
C=
I2 I3
= VBE=0
VBC=0
-SR
D=
I3 I2
= VBE=0
VSC=0
-SF
S IS
端电流的定义 结电流的定义 结电压的定义
HIT Micro-Electronics Center
2005年7月
来逢昌
9
HMEC
集成电路设计原理
微电子中心
2.1.4 多结晶体管E-M模型
E IE
2005年7月
来逢昌
2
HMEC
集成电路设计原理
微电子中心
思考题
1.集成NPN管与分立NPN管有什么不同？
2.有源寄生效应有何影响？如何减小或 消除？
3.无源寄生有何影响？ 4.NPN管常用图形各自的特点是什么？
HIT Micro-Electronics Center
2005年7月
来逢昌
3
HMEC
集成电路设计原理
微电子中心
2.1.2 集成NPN晶体管与分立NPN晶体管的差别
（1）四层三结结构，构
E(N+)
B(P)
成了一个寄生的PNP
NPN
晶体管（有源寄生）
PNP
（2）电极都从上表面引 S(P)
C(N)
出，造成电极的串联 电阻和电容增大（无 源寄生）
EB C
P+
P N+
N–-epi
N+
P+
P-Sub