逻辑电平匹配设计
各种电平的匹配等
LVDS、PECL和CML介绍2009-05-14 14:04:59| 分类：默认分类| 标签：|字号大中小订阅标签：无标签【转】LVDS、PECL和CML介绍LVDS、PECL和CML介绍2007-10-29 10:28摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。
低功耗及优异的噪声性能是有待解决的主要问题。
芯片间互连通常有三种接口：PECL (PositiveEmitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。
在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。
本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。
1 摘要随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。
低功耗及优异的噪声性能是有待解决的主要问题。
芯片间互连通常有三种接口：PECL (PositiveEmitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。
在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。
本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。
2 PECL接口PECL由ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更便于使用。
PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。
单片机中电平的分类及匹配分析
单片机中电平的分类及匹配分析一般、DSP、FPGA他们之间管教能否直接相连。
一般情况下，同电压的是可以的，不过最好是要好好查查技术手册上的VIL，VIH，VOL，VOH的值，看是否能够匹配（VOL要小于VIL，VOH要大于VIH，是指一个连接当中的）。
有些在一般应用中没有问题，但是参数上就是有点不够匹配，在某些情况下可能就不够稳定，或者不同批次的器件就不能运行。
常用的逻辑电平有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS 等。
其中TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
输入高电平（Vih）：保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。
输入（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil 时，则认为输入电平为低电平。
输出高电平（V oh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此V oh。
输出低电平（V ol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此V ol。
阀值电平（Vt）：芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。
它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平》Vih，输入低电平TTL：Transistor-Transistor Logic 结构。
Vcc：5V；VOH》=2.4V；VOL《=0.5v；vih》=2V；VIL《=0.8V。
组合逻辑电路——血型匹配电路
组合逻辑电路——血型匹配电路一、题目:人得血型由Ａ、B、AB、O四种。
输血时输血者得血型与受血者血型必须符合图1中用箭头指示得授受关系。
判断输血者与受血者得血型就是否符合上述规定,要求用八选一数据选择器(７4LS151)及与非门(74LS０0)实现、(提示:用两个逻辑变量得4种取值表示输血者得血型,例如００代表A、0１代表B、10代表AB、1１代表Ｏ。
)图1二、分析:人得血型由Ａ、B、AB、O四种刚好可以用两个逻辑变量表示,在这里我们不妨设０0代表血型A、01代表血型B、１0代表血型AB、11代表血型O。
由于我们就是要来判断两个血型就是否匹配,则我们需要用四个逻辑变量,通过对四个逻辑变量进行逻辑设计,从而得到所需要求电路。
题目要求用八选一数据选择器(74LS151)及与非门(74LS０0)实现。
74LS151只有８个数据输入端要来实现四个逻辑变量(16个数据最小项)得数据逻辑组合。
这就是必须有一个逻辑变量接到74LS151得数据输入端。
我们不妨把输血者血型用逻辑变量BA表示,受血者血型用逻辑变量DＣ表示,则由图一所指示得授受关系。
得到能否匹配得卡诺图,其中匹配用1表示,不能用0表示。
做出逻辑变量ＡＢＣＤ得卡诺图如下图所示:0０011110由于用7４ＬS１,需要把一个变量放到数据输入端,里我们不妨把D放到到卡诺图2m1 ｍ3m 2 m 6 m 7 m 5 m ４D ＡBC 000 ０01 ０11 010 １10 1１1 1０１100０ 1Ｄ0=1 D １＝Ｄﻩ D 3＝1 Ｄ２=D D 6=0 Ｄ７=１ Ｄ5= D ４=0由此我们可以得做出仿真电路:5VU174LS151NG 07MUX~W6D04D13D22D31D415D514D613D712A 11C 9B 10Y 5~G 7X15 VJ1Key = SpaceJ2Key = SpaceJ3Key = SpaceJ4Key = SpaceVCC5VU2A74S00D&三、 仿真验证:当BA=00,D Ｃ＝０0时:可以瞧见指示灯亮,输出高电平,输出正确1 ０ 1 0 0 1 1 0 1 1 1 １ 0 1 0 ０当BA ＝01,DC=００时:可以瞧见指示灯灭,输出低电平,输出正确5 V当BA=10,DC=00时:可以瞧见指示灯灭,输出低电平,输出正确5 V当ＢＡ＝11,DC=0０时:可以瞧见指示灯亮,输出高电平,输出正确5 V当BA ＝０0,ＤC=０１时:可以瞧见指示灯灭,输出低电平,输出正确5 V当ＢA=0１,ＤC=01时:可以瞧见指示灯亮,输出高电平,输出正确当ＢA=１０,DC=01时:可以瞧见指示灯灭,输出低电平,输出正确 当,输出正确当BＡ＝00,DＣ=10时:可以瞧见指示灯亮,输出高电平,输出正确当BA=0１,DC=１0时:可以瞧见指示灯亮,输出高电平,输出正确当ＢＡ＝10,ＤＣ=１0时:可以瞧见指示灯亮,输出高电平,输出正确,输出高电平,输出正确5 V当BA ＝00,DC=１１时:可以瞧见指示灯灭,输出低电平,输出正确5 V当BA=0１,ＤC=1１时:可以瞧见指示灯灭,输出低电平,输出正确5 V当BA=１０,D Ｃ=１1时:可以瞧见指示灯灭,输出低电平,输出正确 ,输出高电平,输出正确四、总结通过仿真仿真,验证了电路得输出与所要求得一致,说明电路正确,则分析中得到得电路就就是我们所需要得电路。
各种电平标准的讨论(TTL,ECL,PECL,LVDS、CMOS、CML, GTL, HSTL, SSTL.......)
各种电平标准的讨论（TTL，ECL，PECL，LVDS、CMOS、CML, GTL,HSTL, SSTL.......）ECL电路是射极耦合逻辑（Emitter Couple Logic）集成电路的简称与TTL电路不同，ECL电路的最大特点是其基本门电路工作在非饱和状态所以，ECL电路的最大优点是具有相当高的速度这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
ECL电路的逻辑摆幅较小（仅约 0.8V ，而 TTL 的逻辑摆幅约为2.0V ），当电路从一种状态过渡到另一种状态时，对寄生电容的充放电时间将减少，这也是 ECL电路具有高开关速度的重要原因。
但逻辑摆幅小，对抗干扰能力不利。
由于单元门的开关管对是轮流导通的，对整个电路来讲没有“截止”状态，所以单元电路的功耗较大。
从电路的逻辑功能来看， ECL 集成电路具有互补的输出，这意味着同时可以获得两种逻辑电平输出，这将大大简化逻辑系统的设计。
ECL集成电路的开关管对的发射极具有很大的反馈电阻，又是射极跟随器输出，故这种电路具有很高的输入阻抗和低的输出阻抗。
射极跟随器输出同时还具有对逻辑信号的缓冲作用。
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
1. 几种常用高速逻辑电平1.1LVDS电平LVDS（Low Voltage Differential Signal）即低电压差分信号，LVDS 接口又称RS644总线接口，是20世纪90年代才出现的一种数据传输和接口技术。
LVDS的典型工作原理如图1所示。
最基本的LVDS器件就是LVDS驱动器和接收器。
LVDS的驱动器由驱动差分线对的电流源组成，电流通常为3.5 mA。
逻辑电平介绍TTL,CMOS
逻辑电平介绍TTL,CMOSTTL电平：输出高电平>2.4V,输出低电平<0.4V。
在室温下，一般输出高电平是3.5V，输出低电平是0.2V。
最小输入高电平和低电平：输入高电平>=2.0V，输入低电平<= 0.8V，噪声容限是0.4V。
2，CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
3，电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v<＝＝>cmos 3.3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
哈哈4，OC门，即集电极开路门电路，OD门，即漏极开路门电路，必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
5，TTL和COMS电路比较：1）TTL电路是电流控制器件，而coms电路是电压控制器件。
2）TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25-50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
TTL和CMOS的逻辑电平关系图2－1：TTL和CMOS的逻辑电平图上图为5V TTL逻辑电平、5V CMOS逻辑电平、LVTTL逻辑电平和LVCMOS逻辑电平的示意图。
5V TTL逻辑电平和5V CMOS逻辑电平是很通用的逻辑电平，注意他们的输入输出电平差别较大，在互连时要特别注意。
另外5V CMOS器件的逻辑电平参数与供电电压有一定关系，一般情况下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0. 1V，Vil≤0.3Vcc；噪声容限较TTL电平高。
JEDEC组织在定义3. 3V的逻辑电平标准时，定义了LVTTL和LVCMOS逻辑电平标准。
LVTTL逻辑电平标准的输入输出电平与5V TTL逻辑电平标准的输入输出电平很接近，从而给它们之间的互连带来了方便。
LVDS和CML电平应用区别
第29卷第8期2008年8月微 计 算 机 应 用M I CROCOMP UTER APP L I CATI O NSVol129No18Aug12008 L V D S和C ML电平在高速串行连接中的应用闫景富1,2 李淑秋1(1中科院声学所 北京 100190 2中国科院研究生院 北京 100190)摘要:高速串行通信系统中,信号所采取的逻辑电平形式直接影响着数据的传输速率、传送距离和系统功耗。
LVDS和C ML 就是目前应用较多的两种用于高速数据传输的逻辑电平。
本文对这两种逻辑电平的接口原理、特点进行了详细介绍,对它们的串行传输性能作了比较,并给出了这两种逻辑电平之间互连的方法。
关键词:L V D S C ML 高速串行连接 接口电路The Appli ca ti on of C ML and L VD S for H i gh-speed Ser i a l L i n ksY AN J ingfu1,2,L I Shuqiu1(1I nstitute of Acoustics,C AS,Beijing,100190 2Graduate School of CAS,Beijing,100190)Abstract:Both the power consu mp ti on and the signal trans m issi on distance and s peed is varied due t o the different signal l ogic standard in the high-s peed serial communicati on syste m1C ML and LVDS are t w o popular technol ogies in high-s peed data trans m issi on1I n this paper the p rinci p le and the feature of the t w o l ogic are intr oduced in detail,and the comparis on of their quality in data trans m issi on is p r oduced1I n additi on,the recommended interconnecting circuit is p r ovided1Keywords:LVDS,C ML,H igh-Speed Serial links,I nerface circuit1 前言随着高速数据传输业务需求的不断增加,芯片间、电路板间的信号传输互连问题变得越来越重要,欲想信号能够在不同电路单元之间达到有效可靠地传输,信号在传送过程中所采取的逻辑电平形式是最值得关注的关键技术之一。
pecl到ttl电平匹配设计指南
pecl到ttl电平匹配设计指南PECL到TTL电平匹配设计指南概述PECL（Positive Emitter-Coupled Logic）和TTL（Transistor-Transistor Logic）是两种常见的数字电路逻辑家族。
在某些应用场景中，需要将PECL和TTL电平进行匹配，以实现不同电路之间的互联。
本文将介绍如何设计一种电路，以实现PECL到TTL电平的匹配。
1. PECL和TTL电平的特点PECL和TTL电平具有不同的特点。
PECL电平为差分信号，其电平范围为-2至-5V，逻辑高电平为-2V，逻辑低电平为-5V。
TTL电平为单端信号，其电平范围为0至5V，逻辑高电平为2.4V至5V，逻辑低电平为0V至0.8V。
由于PECL和TTL电平的差异，需要设计一种电路来实现它们之间的匹配。
2. PECL到TTL电平匹配电路设计为了实现PECL到TTL电平的匹配，可以采用以下电路设计方案：2.1 电平转换器电平转换器是一种常见的电路设计，用于将一种电平转换为另一种电平。
在PECL到TTL电平匹配中，可以使用电平转换器来实现。
2.2 双向电平转换器在某些应用场景中，可能需要实现双向的PECL到TTL电平转换。
这需要使用双向电平转换器来实现。
双向电平转换器可以同时实现PECL到TTL和TTL到PECL的电平转换。
2.3 电平匹配电阻电平匹配电阻是一种简单有效的PECL到TTL电平匹配方案。
通过在PECL信号线和TTL信号线之间添加电阻，可以实现电平的匹配。
3. 电路设计注意事项在进行PECL到TTL电平匹配的电路设计时，需要注意以下事项：3.1 电平转换速度由于PECL和TTL电平的差异，电平转换器需要具备足够的速度来确保信号的准确传输。
因此，在选择电平转换器时，需要考虑其响应速度。
3.2 电平失真在进行PECL到TTL电平匹配时，可能会出现电平失真的情况。
为了减小电平失真，可以采用信号放大器或者滤波器等措施来提高电路的性能。
逻辑电平匹配设计PPT文档共46页
21、要知道对好事的称颂过于夸大，也会招来人们的反感轻蔑和嫉妒。——培根 22、业精于勤，荒于嬉；行成于思，毁于随。——韩愈
23、一切节省，归根到底都归结为时间的节省。——马克思 24、意志命运往往背道而驰，决心到最后会全部推倒。——莎士比亚
逻辑电平匹配设 一样。 ——赫 拉克利 特 17、人类对于不公正的行为加以指责 ，并非 因为他 们愿意 做出这 种行为 ，而是 惟恐自 己会成 为这种 行为的 牺牲者 。—— 柏拉图 18、制定法律法令，就是为了不让强 者做什 么事都 横行霸 道。— —奥维 德 19、法律是社会的习惯和思想的结晶 。—— 托·伍·威尔逊 20、人们嘴上挂着的法律，其真实含 义是财 富。— —爱献 生
25、学习是劳动，是充满思想的劳动。——乌申斯基
谢谢！
常用电平标准（TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、。。。
常⽤电平标准（TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、。
现在常⽤的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有⼀些速度⽐较⾼的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下⾯简单介绍⼀下各⾃的供电电源、电平标准以及使⽤注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很⼤空闲，对改善噪声容限并没什么好处，⼜会⽩⽩增⼤系统功耗，还会影响速度。
所以后来就把⼀部分“砍”掉了。
也就是后⾯的LVTTL。
LVTTL⼜分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常⽤就先不讲了。
多⽤在处理器等⾼速芯⽚，使⽤时查看芯⽚⼿册就OK了。
TTL使⽤注意： TTL电平⼀般过冲都会⽐较严重，可能在始端串22欧或33欧电阻； TTL电平输⼊脚悬空时是内部认为是⾼电平。
要下拉的话应⽤1k以下电阻下拉。
TTL输出不能驱动CMOS输⼊。
CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。
Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。
相对TTL有了更⼤的噪声容限，输⼊阻抗远⼤于TTL输⼊阻抗。
txs0108epwr电平转换器工作原理 -回复
txs0108epwr电平转换器工作原理-回复电平转换器（Level Translator）是一种电子装置，广泛应用于电子系统中的电压转换功能。
它可以将一个电路的电平转化为另一个电路所需的电平，实现不同电路之间的互联和数据交换。
txs0108epwr电平转换器是一种常见的电平转换器，它具有高性能和广泛的应用范围。
本文将从工作原理、应用场景和实现方式等方面对txs0108epwr电平转换器进行详细介绍。
一、工作原理txs0108epwr电平转换器主要基于电平转换技术实现不同电平间的转换。
它通过输入端和输出端之间的电路设计，将输入端的电平转换成输出端所需的电平。
其工作原理可简单分为输入端电平检测、电平转换、输出端电平驱动三个步骤。
1. 输入端电平检测txs0108epwr电平转换器通过输入端电路检测输入信号的电平，以确定输入信号的高低电平状态。
一般情况下，输入电路会设计为能够适应不同输入电平范围的自适应电路，以保证输入信号稳定可靠。
2. 电平转换一旦输入信号的电平状态确定，电平转换器会根据输出端所需的电平类型进行相应的转换。
以txs0108epwr为例，它支持1.2V至5.5V的输入电压范围，并能将其转换为1.8V至5.5V的输出电压范围。
转换过程中，电平转换器内部会根据电路设计将输入信号进行电平放大、滤波、反相等处理，以满足输出端的电平要求。
3. 输出端电平驱动最后，txs0108epwr电平转换器会将已经转换后的信号输出至输出端，并根据输出端要求的电平类型进行电平驱动。
输出端通常也会提供自适应电路，以适应不同输出电平的需求。
总之，txs0108epwr电平转换器通过输入端识别输入信号的电平状态，经过电平转换处理后输出符合输出端需求的电平，实现不同电路之间的电平转换和数据交换。
二、应用场景txs0108epwr电平转换器具有广泛的应用范围，特别适用于以下几个场景：1. 逻辑电平转换在数字电路中，不同芯片可能使用不同的逻辑电平标准。
各种电平的匹配等
LVDS、PECL和CML介绍2009-05-14 14:04:59| 分类：默认分类| 标签：|字号大中小订阅标签：无标签【转】LVDS、PECL和CML介绍LVDS、PECL和CML介绍2007-10-29 10:28摘要：随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。
低功耗及优异的噪声性能是有待解决的主要问题。
芯片间互连通常有三种接口：PECL (PositiveEmitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。
在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。
本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。
1 摘要随着高速数据传输业务需求的增加，如何高质量的解决高速IC芯片间的互连变得越来越重要。
低功耗及优异的噪声性能是有待解决的主要问题。
芯片间互连通常有三种接口：PECL (PositiveEmitter-Coupled Logic)、LVDS (Low-Voltage Differential Signals)、CML (Current Mode Logic)。
在设计高速数字系统时，人们常会遇到不同接口标准芯片间的互连，为解决这一问题，我们首先需要了解每一种接口标准的输入输出电路结构，由此可以知道如何进行直流偏置和终端匹配。
本文介绍了高速通信系统中PECL、CML和LVDS之间相互连接的几种方法，并给出了Maxim产品的应用范例。
2 PECL接口PECL由ECL标准发展而来，在PECL电路中省去了负电源，较ECL电路更便于使用。
PECL信号的摆幅相对ECL要小，这使得该逻辑更适合于高速数据的串行或并行连接。
TTL和COMS电平匹配以及电平转换的方法
TTL和COMS电平匹配以及电平转换的方法一．TTLTTL集成电路的主要型式为晶体管－晶体管逻辑门（transistor-transistor logic gate），TTL大部分都采用5V电源。
1.输出高电平Uoh和输出低电平UolUoh≥2.4V,Uol≤0.4V2.输入高电平和输入低电平Uih≥2.0V，Uil≤0.8V二．CMOSCMOS电路是电压控制器件，输入电阻极大，对于干扰信号十分敏感，因此不用的输入端不应开路，接到地或者电源上。
CMOS电路的优点是噪声容限较宽，静态功耗很小。
1.输出高电平Uoh和输出低电平UolUoh≈VCC，Uol≈GND2.输入高电平Uoh和输入低电平UolUih≥0.7VCC,Uil≤0.2VCC （VCC为电源电压，GND为地）从上面可以看出:在同样5V电源电压情况下，COMS电路可以直接驱动TTL，因为CMOS的输出高电平大于2.0V,输出低电平小于0.8V；而TTL电路则不能直接驱动 CMOS电路，TTL的输出高电平为大于2.4V，如果落在2.4V～3.5V之间，则CMOS电路就不能检测到高电平，低电平小于0.4V满足要求，所以在TTL电路驱动COMS电路时需要加上拉电阻。
如果出现不同电压电源的情况，也可以通过上面的方法进行判断。
如果电路中出现3.3V的COMS电路去驱动5V CMOS电路的情况，如3.3V单片机去驱动74HC,这种情况有以下几种方法解决，最简单的就是直接将74HC换成74HCT（74系列的输入输出在下面有介绍）的芯片，因为3.3V CMOS 可以直接驱动5V的TTL电路；或者加电压转换芯片；还有就是把单片机的I/O口设为开漏，然后加上拉电阻到5V，这种情况下得根据实际情况调整电阻的大小，以保证信号的上升沿时间。
三．74系列简介74系列可以说是我们平时接触的最多的芯片，74系列中分为很多种，而我们平时用得最多的应该是以下几种：74LS，74HC，74HCT这三种，这三种系列在电平方面的区别如下：输入电平输出电平74LS TTL电平 TTL电平74HC COMS电平 COMS电平74HCT TTL电平 COMS电平++++++++++++++++++++++++++++++++++++TTL和CMOS电平1、TTL电平(什么是TTL电平)：输出高电平>2.4V,输出低电平<0.4V。
LVDS、ECL、CML逻辑电平电路的特点及应用
贵阳学院学报 (自然科学版 ) (季刊 ) JOURNAL O F GU IYANG COLLEGE Natural Sciences (Quarte rly)
Vol. 4 No. 4 Dec. 2009
LVDS、ECL、CML 逻 辑 电 平 电 路 的 特 点 及 应 用
LVD S技术 在两个标准 中被定义 : ANS I/ T IA / E IA644 (1995年 11月通过 )和 IEEEP159613 ( 1996 年 3月通过 ) 。这两个标准中都着重定义了 LVDS 的电特性 , 包括 : ①低 摆幅 (约为 350mV ) 。低电 流驱动模式意 味着可实 现高速传 输。 ANS I/ T IA / E IA644建议了 655M b / s的最大速率和 11923Gb / s 的无失真通道上 的理论极限速率 。②低压摆幅 。 恒流源电流驱动 , 把输出电 流限制到约为 315mA 左右 ,使跳变期间的尖峰干扰最小 ,因而产生的功 耗非常小 。这允许集成电路密度的进一步提高 ,即 提高了 PCB板的效能 ,减少了成本。③具有相对较 慢的 边 缘 速率 ( dV / dt约 为 01300V /013ns, 即 为 1V / ns) ,同时采用差分传输形式 ,使其信号噪声和 EM I都大为减少 ,同时也具有较强的抗干 扰能力 。 所以 ,LVDS具有高速、超低功耗 、低噪声和低成本 的优良特性 。
1 ECL逻辑电平
即射极耦合逻辑 ,是带有射随输出结构的典型 输入输出接口电路 ,如图 1所示。
图 1 ECL驱动器与接收器连接示意 Fig. 1 The connection diagram of the ECL driver and the connector
PCB设计规范(什么是TTL电平和CMOS电平)
什么是TTL电平和CMOS电平2009-10-27 14:42TTL电平：输出高电平〉2.4V 输出低电平〈0.4V在室温下，一般输出高电平是3.5V 输出低电平是0.2V。
最小输入高电平和低电平输入高电平〉=2.0V 输入低电平《=0.8V它的噪声容限是0.4V.CMOS电平：1逻辑电平电压接近于电源电压，0逻辑电平接近于0V。
而且具有很宽的噪声容限。
电平转换电路：因为TTL和COMS的高低电平的值不一样（ttl 5v《＝＝》cmos 3。
3v），所以互相连接时需要电平的转换：就是用两个电阻对电平分压，没有什么高深的东西。
OC门，即集电极开路门电路，它必须外界上拉电阻和电源才能将开关电平作为高低电平用。
否则它一般只作为开关大电压和大电流负载，所以又叫做驱动门电路。
TTL和COMS电路比较：1、TTL电路是电流控制器件，而coms电路是电压控制器件。
2、TTL电路的速度快，传输延迟时间短(5-10ns)，但是功耗大。
COMS电路的速度慢，传输延迟时间长(25--50ns),但功耗低。
COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，这是正常现象。
3、COMS电路的锁定效应：COMS电路由于输入太大的电流，内部的电流急剧增大，除非切断电源，电流一直在增大。
这种效应就是锁定效应。
当产生锁定效应时，COMS的内部电流能达到40mA以上，很容易烧毁芯片。
防御措施：(1)、在输入端和输出端加钳位电路，使输入和输出不超过不超过规定电压。
(2)、芯片的电源输入端加去耦电路，防止VDD端出现瞬间的高压。
(3)、在VDD和外电源之间加线流电阻，即使有大的电流也不让它进去。
(4)、当系统由几个电源分别供电时，开关要按下列顺序：开启时，先开启COMS电路得电源，再开启输入信号和负载的电源；关闭时，先关闭输入信号和负载的电源，再关闭COMS电路的电源。
4、COMS电路的使用注意事项(1)、COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。
集成门电路应用注意事项
图2-41 接上拉阻作为接口电路
图2-42 采用电平移动电路作为接口电路
四、需要注意的其他事项
（1）信号干扰问题 通常集成电路共用同一理想直流电源，但实际的电源一般由稳压电路供电，因
此具有一定的内阻抗。当数字电路在高低状态之间交替变换时，会产生较大的脉冲 电流或尖峰电流，当它流经公共地域时，必然会产生相互干扰，甚至使逻辑功能发 生错乱。为了防止干扰，一般要在电源和地之间接入去耦合滤波电容。如在电源与 地间接10~100 mF的大电容器，每隔6~8个门接高频滤波电容0.01~0.1 mF。 （2）设计和安装工艺
对于TTL电路，多余的输入端允许悬空。悬空时，该端的逻辑输入状态一般都 作为高电平“1”对待。但是最好不要悬空，这样容易受干扰，有时还会造成电路 误动作。
对多余输入端的处理以不改变逻辑关系及稳定可靠性为前提，要根据实际需要 做适当处理。一种方法是将多余的输入端并联起来使用；另一种方法可根据逻辑关 系的要求接地或接高电平。
如果CMOS门电路的输出接有大电容负载，流过输出管的冲击电流较大，易造 成电路失效。为此，必须在输出端与负载电容间串联一限流电阻，将瞬态冲击电流 限制在10mA以下。
此外，CMOS电路接电源时极性不能接反；在实验或调试时，开始先接电源后 再接通信号源，结束时先关信号源后断电源。
二、CMOS门电路的使用注意事项
二、CMOS门电路的使用注意事项
（1）电源电压范围： 4000系列电源电压为3~15V，最大不超过18V；HC系列电源电压为2~6V；
HCT系列电源电压为4.5~5.5V，最大不超过7V。 CMOS电路要求输入信号的幅度满足USS≤uI≤UDD。当CMOS电路输入端施加
的电压过高(大于电源电压)或过低(小于0V)，或者电源电压突然变化时，电路电流 可能会迅速增大，烧坏器件，这种现象称为可控硅效应，在使用时要注意采取措施 预防可控硅效应发生。
RS232、RS485、RS422电平,及常见逻辑电平标准
RS232、RS485、RS422电平，及常见逻辑电平标准RS232电平或者说串口电平，有的甚至说计算机电平，所有的这些说法，指得都是计算机9针串口（RS232）的电平，采用负逻辑，－15v ~ －3v 代表1＋3v ~ ＋15v 代表0RS485电平和RS422电平由于两者均采用差分传输（平衡传输）的方式，所以他们的电平方式，一般有两个引脚 A,B发送端 AB间的电压差＋2 ～＋6v 1－2 ～－6v 0接收端 AB间的电压差大于＋200mv 1小于－200mv 0定义逻辑1为B>A的状态定义逻辑0为A>B的状态AB之间的电压差不小于200mv一对一的接头的情况下RS232 可做到双向传输，全双工通讯最高传输速率 20kbps422 只能做到单向传输，半双工通讯，最高传输速率10Mbps485 双向传输，半双工通讯, 最高传输速率10Mbps常见逻辑电平标准下面总结一下各电平标准。
和新手以及有需要的人共享一下^_^.现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的 LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
逻辑电平标准说明
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入常用电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low Voltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用。
多用在处理器等高速芯片，使用时查看芯片手册就OK了。
TTL使用注意：TTL电平一般过冲都会比较严重，可能在始端串22欧或33欧电阻；TTL电平输入脚悬空时是内部认为是高电平。
什么是逻辑电平
在通用的电子器件设备中，TTL和CMOS电路的应用非常广泛。
但是面对现在系统日益复杂，传输的数据量越来越大，实时性要求越来越高，传输距离越来越长的发展趋势，掌握高速数据传输的逻辑电平知识和设计能力就显得更加迫切了。
5V TTL和5V CMOS逻辑电平是通用的逻辑电平。
·3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。
·低电压的逻辑电平还有2.5V和1.8V两种。
·ECL/PECL和LVDS是差分输入输出。
·RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入常用电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、ECL、PECL、LVPECL、RS232、RS485等，还有一些速度比较高的LVDS、GTL、PGTL、CML、HSTL、SSTL等。
下面简单介绍一下各自的供电电源、电平标准以及使用注意事项。
TTL：Transistor-Transistor Logic 三极管结构。
Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。
因为2.4V与5V之间还有很大空闲，对改善噪声容限并没什么好处，又会白白增大系统功耗，还会影响速度。
所以后来就把一部分“砍”掉了。
也就是后面的LVTTL。
LVTTL又分3.3V、2.5V以及更低电压的LVTTL(Low V oltage TTL)。
3.3V LVTTL：Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。
2.5V LVTTL：Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。
更低的LVTTL不常用。
多用在处理器等高速芯片，使用时查看芯片手册就OK了。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目 录
一、逻辑电平简辑电平匹配方法
——为什么要进行逻辑电平匹配及如何匹配？
1.单端输入输出的匹配方法 2.差分输入输出的匹配方法
一、逻辑电平简介
1.常用的逻辑电平： 常用的逻辑电平： 常用的逻辑电平 TTL、CMOS、LVTTL、LVCOMS、CML、ECL、PECL、 LVPECL、 LVDS 、 GTL、RS232、RS422等。
一、逻辑电平简介
二、逻辑电平匹配方法
1.为什么要进行逻辑电平匹配 为什么要进行逻辑电平匹配? 为什么要进行逻辑电平匹配
TTL、CMOS、ECL等输入、输出电平标准不一致，同时采用上述 、 等输入、 、 等输入 输出电平标准不一致， 多种器件互连时，为了使前级输出的逻辑0和 能被后级安全 能被后级安全、 多种器件互连时，为了使前级输出的逻辑 和1能被后级安全、可靠 地识别，应考虑电平之间的转换问题。 地识别，应考虑电平之间的转换问题。 另一方面各种器件所需的输入电流、输出驱动电流不同， 另一方面各种器件所需的输入电流、输出驱动电流不同，为了驱动 大电流器件、远距离传输、同时驱动多个器件， 大电流器件、远距离传输、同时驱动多个器件，都需要审查电流驱 动能力：输出电流应大于负载所需输入电流。 动能力：输出电流应大于负载所需输入电流。
5V CMOS门作驱动源 门作驱动源 ·驱动3.3V TTL/CMOS 通过LVC/LVT器件（输入是TTL/CMOS逻辑电 平，输出是LVTTL逻辑电平）进行转换。
二、逻辑电平匹配方法
2.5V CMOS逻辑电平的互连 逻辑电平的互连 随着芯片技术的发展，未来使用2.5V电压的芯片和逻辑器件也会越来越多，这里 简单谈一下2.5V逻辑电平与其他电平的互连，主要是谈一下2.5V逻辑电平与3.3V逻辑 电平的互连。（注意：对于某些芯片，由于采用了优化设计，它的2.5V管脚的逻辑电 平可以和3.3V的逻辑电平互连，此时就不需要再进行逻辑电平的转换了。） 1)3.3V TTL/CMOS逻辑电平驱动 逻辑电平驱动2.5V CMOS逻辑电平 逻辑电平驱动 逻辑电平 2.5V 2.5V的逻辑器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四种系列器 LV LVC AVC ALVT ALVC 件工作在2.5V时可以容忍3.3V的电平信号输入，而ALVC不行，所以可以使用LV、 LVC、AVC、ALVT系列器件来进行3.3VTTL/CMOS逻辑电平到2.5V CMOS逻辑电平 的转换。 2)2.5V CMOS逻辑电平驱动 逻辑电平驱动3.3V TTL/CMOS逻辑电平 逻辑电平驱动 逻辑电平 2.5V CMOS逻辑电平的VOH为2.0V，而3.3VTTL/CMOS的逻辑电平的VIH也为 2.0V，所以直接互连的话可能会出问题（除非3.3V的芯片本身的VIH参数明确降低 了）。此时可以使用双轨器件SN74LVCC3245A来进行2.5V逻辑电平到3.3V逻辑电平 的转换。
二、逻辑电平匹配方法
5V TTL门作驱动源 门作驱动源 ·驱动3.3V TTL/CMOS 通过LVC/LVT系列器件（为TTL/CMOS逻辑电 平输入，LVTTL逻辑电平输出）进行转换。 上拉5V电阻，或使用AHCT系列器件（为5V TTL输入、5VCMOS输出）进行转换。
·驱动5V CMOS
3.3V TTL/CMOS门作驱动源 门作驱动源 ·驱动5V CMOS 使用AHCT系列器件（为5V TTL输入、5V CMOS输出）进行转换（3.3V TTL电平（ LVTTL）与5V TTL电平可以互连）。
注意某些5V的CMOS逻辑器件，它也可以工作于3.3V的电压，但它与真正的3.3V器件（是LVTTL逻辑电平）不同，比如其VIH是2.31V （＝0.7×3.3V，工作于3.3V）（其实是LVCMOS逻辑输入电平），而不是2.0V，因而与真正的3.3V器件互连时工作不太可靠，使用时要特别注 意，在设计时最好不要采用这类工作方式。 值得注意的是有些器件有单独的输入或输出电压管脚，此管脚接3.3V的电压时，器件的输入或输出逻辑电平为3.3V的逻辑电平信号，而 当它接5V电压时，输入或输出的逻辑电平为5V的逻辑电平信号，此时应该按该管脚上接的电压的值来确定输入和输出的逻辑电平属于哪种分类。
由此得到以下逻辑电平匹配表格：
二、逻辑电平匹配方法
二、逻辑电平匹配方法
一般对于高逻辑电平驱动低逻辑电平的情况如简单处理可以通过串接 10－1K欧的电阻来实现，具体阻值可以通过试验确定，如为可靠起见， 可参考后面推荐的接法。从前一页表格可看出： OC/OD输出加上拉电阻可以驱动所有逻辑电平 5VTTL和3.3V/5VTol.可以被所有逻辑电平驱动 所以如果可编程逻辑器件有富裕的管脚，优先使用其OC/OD输出加上 OC/OD 拉电阻实现逻辑电平转换；其次才用以下专门的逻辑器件转换。对于其他 的不能直接互连的逻辑电平，可用下列逻辑器件进行处理： TI的AHCT系列器件为5V TTL输入、5V CMOS输出。 TI的LVC/LVT系列器件为TTL/CMOS逻辑电平输入、3.3V TTL （LVTTL）输出，也可以用双轨器件替代。 注意：不是所有的LVC/LVT系列器件都能够运行5VTTL/CMOS输入， 一般只有带后缀A的和LVCH/LVTH系列的可以，具体可以参考其器件手册。
· TTL和CMOS的逻辑电平按典型电压可分为四类：5V系列、3.3V系列，2.5V系列和1.8V系列。 5V TTL和5V CMOS逻辑电平是通用的逻辑电平。 3.3V及以下的逻辑电平被称为低电压逻辑电平，常用的为LVTTL电平。 低电压的逻辑电平还有2.5V和1.8V两种。 · ECL/PECL/LVPECL、CML和LVDS是差分输入输出。 · RS-422/485和RS-232是串口的接口标准，RS-422/485是差分输入输出，RS-232是单端输入输出。
的逻辑电平， 总之在下面讨论逻辑电平的互连时，对3.3V TTL/CMOS的逻辑电平，我们就指的 的逻辑电平 3.3V逻辑电平或 逻辑电平或LVTTL逻辑电平。 逻辑电平。 逻辑电平或 逻辑电平
常用的TTL和CMOS逻辑电平分类有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5VTol.、和OC/OD门。 其中： 3.3V/5V Tol.是指输入是3.3V逻辑电平，但可以忍受5V电压的信号输入。 3.3V TTL/CMOS逻辑电平表示不能输入5V信号的逻辑电平，否则会出问题。
一、逻辑电平简介
6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 9：Iil：逻辑门输入为低电平时的电流（为拉电流）。 门电路输出极在集成单元内不接负载电阻而直接引出作为输出 端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别 TTL CMOS ECL 称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE）， 使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门）， 以及电阻阻值是否合适。对于集电极开路（OC）门，其上拉电阻阻 值RL应满足下面条件： （1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih） 拉电流尽可能大 （2）： RL > （VCC－Vol） /（Iol＋m*Iil） 灌电流尽可能小 其中n：线与的开路门数；m：被驱动的输入端数。
二、逻辑电平匹配方法
4. 差分器件互连的方法 ——CML、PECL 及LVDS 间的互相连接 、
1. 接口介绍： CML 接口 a.输出结构 PECL 接口 a.输出结构 LVDS 接口 a.输出结构 ——CML b.输入结构 b.输入结构 b.输入结构 LVDS ——LVDS
2. 接口内连接 : CML
PECL ——PECL
直流耦合情况 交流耦合情况
3.
接口间连接: LVPECL——CML
直流耦合情况 交流耦合情况
LVPECL——LVDS
二、逻辑电平匹配方法
3. TTL、CMOS器件互连的方法 、 器件互连的方法
二、逻辑电平匹配方法
3.3V的逻辑电平标准如前面所述有三种（LVTTL、LVCOMS以及3.3V逻辑电平标准），但是实际的.3VTTL/CMOS逻辑器件的输入电平参 数一般都使用LVTTL或3.3V逻辑电平标准（一般很少使用LVCMOS输入电平），输出电平参数在小电流负载时高低电平可分别接近电源电压和 地电平（类似LVCMOS输出电平），在大电流负载时输出电平参数则接近LVTTL电平参数，所以输出电平参数也可归入3.3V逻辑电平。
前级输出电压 后级输入电压 后级输入电压 前级输出电压
超过输入电压允许范围。 超过输入电压允许范围。 6.对上升 下降时间的影响。应保证 对上升/下降时间的影响 应保证Tplh和Tphl满足电路时序关系的要求和 满足电路时序关系的要求和EMC的要求。 的要求。 对上升 下降时间的影响。 和 满足电路时序关系的要求和 的要求 7.对电压过冲的影响。过冲不应超出器件允许电压绝对最大值，否则有可能导致器件损坏。 对电压过冲的影响。过冲不应超出器件允许电压绝对最大值，否则有可能导致器件损坏。 对电压过冲的影响 其中条件1，属于门电路电压兼容性的问题，条件 属于扇出数的问题 属于扇出数的问题。 其中条件 ，属于门电路电压兼容性的问题，条件2属于扇出数的问题。
一、逻辑电平简介
2. 进行逻辑电平匹配所要遵循的原则
1.电平关系，驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。 电平关系，驱动器件的输出电压必须处在负载器件所要求的输入电压范围，包括高、低电压值。 电平关系 2.驱动能力，驱动器件必须能对负载器件提供灌电流最大值。驱动器件必须对负载器件提供足够 驱动能力，驱动器件必须能对负载器件提供灌电流最大值。 驱动能力 大的拉电流。 大的拉电流。 3.时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时，设计时一定要充分考虑其容 时延特性，在高速信号进行逻辑电平转换时，会带来较大的延时， 时延特性 限。 4.选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片，可 选用电平转换逻辑芯片时应慎重考虑，反复对比。通常逻辑电平转换芯片为通用转换芯片， 选用电平转换逻辑芯片时应慎重考虑 靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。 靠性高，设计方便，简化了电路，但对于具体的设计电路一定要考虑以上三种情况，合理选用。 5.应保证合格的噪声容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax≥0.4V)，并且输出电压不 应保证合格的噪声容限（ 应保证合格的噪声容限 － ， － ，