微机原理习题集第七章存贮器

第七章内存储器
一、填空题
1、内存储器是计算机系统中的装置，用来存放和。

2、CPU对RAM存贮器进行读/写操作时，应送出的方向控制命令有和命令。

3、Intel 2114 RAM存贮芯片引脚中用于片选的控制引脚为，用于读/写控制引脚为。

4、Intel 4116 RAM芯片容量为2K 8，访问该芯片须用根地址线。

5、存贮芯片存贮的信息会，必须定时刷新，刷新的时间间隔为。

6、存贮器分为、、、。

7、逻辑地址为2000H：1234H的存储单元的物理地址是。

8、8086CPU写入一个规则字，数据线的高8位写入存储体，低8位写入存储体。

9 、将存储器与系统相连的译码片选方式有法和法。

10、对6116进行读操作，6116引脚= ，= ，= 。

二、单项选择题
1、随机存贮器即RAM是指（）
A.存贮单元中所存信息是随机的。

B.存贮单元中的地址是随机的。

C.用户的程序和数据可随机的放在内存的任何地方。

D.存贮器中存取操作与时间存贮单元物理位置顺序无关。

2、CPU对主存进行操作，下面哪种说法是不能实现的（）
A.按地址并能读/写一个字节代码
B.按地址串行1位1位进行读/写操作
C.按地址并行读/写一个字长代码
D.按地址进行并行读出而不能实现并行写入
3、动态存贮器刷新，下面哪种说法正确（）
A.刷新可在CPU执行程序过程中进行
B.刷新在外电路控制下，定时刷新，但刷新时，信息不读出
C.在正常存贮器读操作时也会发生刷新，可防止刷新影响读出信息，故读操作时，应关闭电路工作。

D.刷新过程一定伴随着信息输出，无法控制，故刷新时不要进行读出操作。

4、用4K×8的存贮芯片，构成64K×8的存贮器，需使用多少4K×8的存贮芯片，正确答案为（）
A.128片
B.16片
C.8片
D.32片
5、在存贮器读周期时，根据程序计数器PC提供的有效地址，使用从内存中取出（）
6、动态存贮器的主要缺点是（）
A.存贮容量少
B.存取速度低
C.功耗大
D.外围电路复杂
7、动态RAM芯片容量为16K×1位，要构成32K字节的RAM存贮器，需要该芯（）
A.4片
B.8片
C.16片
D.32片
8、堆栈操作时，段地址由（）寄存器指出，段内偏移量由（）寄存器指出。

A、CS B）DS C）SS D）ES
E）DI F）SI G）SP H）BP
9、由2732芯片组成64KB的存储器，则需要（）块芯片。

A）12 B）24 C）16 D）14
10、对内存单元进行写操作后，该单元的内容。

A）变反 B）不变 C）随机 D）被修改
三、多项选择题
1．当8086CPU从偶地址字单元读/写一个字数据时，需要的总线周期数和选通信号是。

A）1个总线周期 B）2个总线周期 C）A0=0
D）BHE=0 E）A0=0∨BHE=0 F）A0=0∧BHE=0
2．外存储器包括。

A）软磁盘 B）磁带 C）SRAM D）BIOS E）硬磁盘 F)光盘
3．读写存储器操作数时数据所在的段可由（）寄存器指出。

A）CS B）DS C）ES D）SS
4．若当前DS的内容为2000H，则偏移量为1000H单元的地址可表示为。

A）2000H.1000H B）21000H C）2000H∶1000H D）3000H
四、简答题
1、简述半导体主存读操作过程？
2、试比较存储器读周期和存储器写周期的的差别？
3、现已知8088CPU的内存空间为1MB，试说明采用什么方法可将其内存扩大到16MB 并且复位启动是能正常工作？（1997年西安电子科技大学考研试题）？
五、应用题
1、已知一个存贮器，其存贮体是由1024个存贮元（即存放1位二进制信息的存贮电路）组成，其地址译码采用一维地址译码电路，若要实现8位并行读和写操作，且译码器输出的存贮单元选择控制线每条只与不同的行相连，试问
（1）存贮体中各存贮元排成多少行，多少列的存贮矩阵才能符合要求。

地址寄存器和数据寄存器各用多少位。

（2）画出该存贮器原理结构图。

2、已知一个存贮器，其存贮体排成64行64列的矩阵结构，若采用二维地址译码电路，实现16位并行读写操作，试问
（1）行地址译码电路和列地址译码电路各自有多少条选择控制线。

（2）行地址寄存器和列地址寄存器各为多少位？
（3）画出该存贮器原理结构图？
3、根据Intel 2114 RAM 存贮芯片的引脚功能，完成下表状态（X ）取值填入
4、某存贮器中存贮体是由4096个动态存贮元电路排成64 64矩阵阵列，存贮器中的数据寄存器为8位，主机工作频率为5MHz ，CPU 对存贮器进行一次读操作需占用4个工作脉冲周期，请计算
①对该存贮器完成一次刷新需时间多少？
②刷新周期在2ms 内CPU 能用于正常读写操作的时间为多少？
5、若有一台8位微机，地址总线16条，具有8片2114构成的4KB ，RAM 连线如下图所示。

若以每1KRAM 作为一组，则此图组成的基本地址是什么？地址有没有重叠区，每一组的地址范围为多少？
6、假设下图为某外设接口中的I/O 地址译码电路，请分析并指出该译码电路确定的I/O 端口地址范围。

A
A
A
A
A
A
A
A
IOW
IOR去功能部件
A1
A0
7、已知某存贮器容量为16K×8，全部用2114存贮芯片连成，每片2114存贮容量为1K×4，试求
①访问2114存贮器的地址为多少位？
②连成16×8的存贮容量需用2114多少片？
③画出用2114存贮芯片连成2K×8的存贮模块图（图中应包括与CPU之间有连接关系的地址线，数据线和选片控制线）。

8、已知某存贮器中的ROM部分是由2716 EPROM的存贮芯片连成，每片2716的存贮容量为2K×8，若用4片2716连成字节存贮器，试求
①连成ROM存贮器的存贮容量为多少？
②访问ROM多少位地址？
③画出ROM连接图，并注明各片分配的地址范围（图中应反映存贮器与CPU之间的数据线，地址线及选片信号线之间的关系）
9、一台8位微机系统需扩展内存RAM 5KB，其扩充存贮器空间为3000H开始的连续存贮区，该系统的地址总线为A0～A15，数据总线为D0～D7，控制信号为MREQ和WR，
存贮芯片用2114，画出扩充的内存器模块的连接线路图，地址译码器选用74LS138的3－8译码器，需用的门电路可自行选择。

10、已知2114存贮芯片共有8片，若用这些芯片连成存贮单元为8位的存贮器，问最多能连成多大容量的存贮器，并画出该存贮器与CPU之间的连接图（图中应包括地址线，数据线选片信号线）。

说明：2114存贮芯片容量为1K×4
答案
一、填空题
1、存储、数据、程序
2、RD，IO/M
3、CS，WE
4、11
5、消失，1~110MS
6、内部寄存器，高速缓存、内存、外存
7、21234H
8、奇、偶
9、全译码、线选控制
10、0、1、0
二、单项选择题
1、D
2、D
3、B
4、B
5、D
6、D
7、C
8、C、G
9、C 10、D
三、多项选择题
1、A、C、D、F
2、A、B、E、F
3、B、D
4、B、C
四、简答题
1、答：在T1周期开始后一段时间（在T1状态）把地址址信息从地址线A19~A16，AD15~AD0上输出，并且立即发出地址锁存信号ALE，把在A19~A16上出现的高4位地址和在AD15~AD0上出现的低16位地址，在外部锁存收器上锁存。

这样，20位地址信息就送至存储器。

CPU也是在T1状态发出区分是存储器瞠是I/O操作的IO/M信号。

在T2状态，CPU发出读命令信号。

存储器就可以实现读出。

在这些信号发出后，CPU等待一段时间，到它T4状态的前沿采样数据总路线AD15~AD0以获取数据，从而结束此总线周期。

2、答：主要差别在于数据出现在总线上的时间不同和总线上的数据来源不同。

对存储器读周期，是在地址线和选通控制线稳定后，被读出的数据才出现在数据总线上，数据来源于存储器，而对存储器写周期，则是往存储器内写入新的的信息，故在所有先通控制信号出现之前，数据线上应有待写的稳定数据，数据来自于CPU等主控制器。

从读/写时序上来看，存储器读周期，T1状态结束后，进入T2状态，数据总线有一个处于高阻状态的过程，存储器写周期，T1状态后地址信号消失，进入T2状态，CPU即送出数据至数据总线上。

3、答：8088CPU的地址总线为20位，其最磊寻址空间为1MB，要将其内存扩大到16MB，已超过8088微处理器的地址线所能提供的最大地址范围，此时，可采用多存储器模块扩充寻址法。

其作法如下：
（1）存储器划分为16个1MB地址容量的存储模块。

（2）每一个模块仍由20位地址线控制，而每一个存储模块的选择，则由块选存储逻辑提供的块选控制信号决定。

（3）访问某一单元时，必须经过二次译码，一次送出一个块选控制信号，选取中该存储单元所地的模块，下次译码选中该模块的存储单元，进行读写操
作。

（4）要保证复位启动正常就要设置复位启动地址FFFF0H~FFFFFH在内的各模块公共区域为常选区，并将复位程序置于常选区，保证了复位启动正常。

五、应用题
1、答案：（1）1，8，10，8
2、答案：
（1）行地址译码电路和列地址译码电路各自有多少条选择控制线。

行地址译码电路6条选择控制线，列地址译码电路6条选择控制线
（2）行地址寄存器和列地址寄存器各为64位
（3）存贮器原理结构图如下：
3、答案：
4、答:
①对该存贮器完成一次刷新需时间=1/（5*106）*4=0.8ns
②正常读写操作的时间=2ms/64=31.25 ns
5、答:
第一组的基本地址是:0000H-03FFH
第二组的基本地址是:4000H-43FFH
第三组的基本地址是:8000H-83FFH
第四组的基本地址是:0C000H-0C3FFH
每一组都有重叠区,每组重叠区15个
6、答: 该译码电路确定的I/O端口地址范围为3E4H-3E7H
7、答
(1):10位
(2):32片
(3)
8、答
①: 存贮容量为8K×8
②:13位
③
10、答：4K×4。