数电触发器 PPT
合集下载
数电第4章触发器课件
与该当前的输入信号有关，而且与此前电路的状态有关。
结构特征:由组合逻辑电路和存储电路组成,电路中存在反馈。 锁存器和触发器是构成时序逻辑电路的基本逻辑单元 。
2
4.1 概述 一、触发器的概念及特点 １.概念：
FF: (Flip-Flop, 简称FF)能够存储１位二进制信号 的基本单元电路。
２.特点： （１）有两个稳定的状态：０状态和１状态。 （２）在触发信号控制下，根据不同输入信号可置成 0或1状态。 （触发信号为时钟脉冲信号）
第4章 触发器
4.1 概述
4.2 基本SR触发器（SR锁存器）
4.3 同步触发器（电平触发）
4.4 主从触发器（脉冲触发）
4.5 边沿触发器（边沿触发） 4.6 触发器的逻辑功能及描述方法 4.7 集成触发器 4.8 触发器应用举例
作业题
【5】【6】【8】【11】
1
时序逻辑电路与锁存器、触发器： 时序逻辑电路: 工作特征：时序逻辑电路的工作特点是任意时刻的输出状态不仅
1、电路结构 以基本SRFF为基础，增加两个与非门。
置1端 时钟信号 (高电平有效) （同步控制）
置 0端 (高电平有效)
图4-5 同步SRFF
13
2、工作原理
分析CLK=0时： 有 SD’ =RD’=1， 则Q、Q’不变。 分析CLK=1时： （1）S=R=0时，有SD’ =RD’=1：Q、Q’不变(保持原态） （2）S =0, R=1：输出Q=0, Q’=1 （置0状态） （3）S =1, R=0：Q=1, Q’=0 （置1状态） （4）S=R=1：Q=Q’=1（未定义状态）
t t
1
主
O
Q
从
O
图4-13 主从JKFF波形
数字电路第五章触发器PPT课件
（3）特性方程：
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
S R Q Q*
0000 0011 1001 1011 0100 0110 1 1 0 0① 1 1 1 0①
■
第15页
《数字电子技术基发器的逻辑功能描述及其转换方法
5.6.1 触发器按逻辑功能的分类 5.6.2 触发器按逻辑功能与电路结构的关系 5.6.3 触发器的逻辑功能转换
触发器的逻辑功能是指触发器的次态和初态及输入 信号之间在稳态下的逻辑关系。
逻辑功能可采用特性表、特性方程、状态转换图和 波形图（或称时序图）来描述。
一、电路结构
反馈 反馈
两个输出端
两个输入端
逻辑符号
正是由于引入反馈，才使电路具有记忆功能 !
■
第3页
《数字电子技术基础》 （第五版）
电子信息研究室
二、功能分析
设Q为触发器的原状态（初态），即触发信号输入前的状态；
Q*为触发器的新状态（次态），即触发信号输入后的状态。
输入RD=0, SD=0时
Q0 Q1
■
00
11
输出保持：
Q* 1 Q* 0
第5页
《数字电子技术基础》 （第五版）
输入RD=1, SD=0时
Q0 Q1
0
1
0
1
电子信息研究室
置“0”！
Q1 Q0
1
0
0
1
11
00
输出仍保持：
Q* 0 Q* 1
■
11
00
输出变为：
Q* 0 Q* 1
第6页
《数字电子技术基础》 （第五版）
输入RD=1, SD=1时
■
第13页
《数字电子技术基础》 （第五版）
电子信息研究室
触发器 基本 RS 触发器 数电课件
用与非门组成的基本RS触发器的特性方程为
之间相互关系
Qn1 S RQn
约束条件
R RS
S
0
1
（公式5.1.1）
Ⅳ. 激励表（驱动表）
激励表是用表格的形式来表示触发器从一个状态变化到另一个 状态或状态保持不变时，对输入信号（激励信号）的要求。
用与非门组成的基本RS触发器的激励表如表5.1.1—3所示。
用与非门组成的基本RS触发器的真值表如表5.1.1—1所示。
表5.1.1—1
5. 触发器逻辑功能的表示方法
现态：触发器在输入信号作用之前所处的状态，也就是触发器原来的稳定状态，称为触发
器的现态，用 来表示。
Qn
次态：触发器在输入信号作用之后所处的新的稳定状态，称为触发器的次态，用
示。
Q n1
来表
用与非门组成的基本RS触发器的激励表如表5.1.1—3所示。
表5.1.1—3
Ⅴ. 状态转换图 状态转换图是用图形的方式来表示触发器从一个状态变化到另一个状态或状态保持不
变时，对输入信号的要求。 用与非门组成的基本RS触发器的状态转换图如图5.1.1—4所示。
图5.1.1—4
Ⅵ. 波形图（时序图）
2. 逻辑符号
用与非门组成的基本RS触发器的逻辑符号如图5.1.1—2所示。
图5.1.1—2
由图5.1.1—2可知
Ⅰ. 两个输入端
S、R
①. S称为置“1”输入端（置位端）；
②. 称为置“0”输入端（复位端）；
③. 均R为低电平输入有效。
Ⅱ. 两个输出端
Q、Q
①. 正常情况下，
Q的、输出Q是互反的。
Ⅳ. 当 RS 时0，0
之间相互关系
Qn1 S RQn
约束条件
R RS
S
0
1
（公式5.1.1）
Ⅳ. 激励表（驱动表）
激励表是用表格的形式来表示触发器从一个状态变化到另一个 状态或状态保持不变时，对输入信号（激励信号）的要求。
用与非门组成的基本RS触发器的激励表如表5.1.1—3所示。
用与非门组成的基本RS触发器的真值表如表5.1.1—1所示。
表5.1.1—1
5. 触发器逻辑功能的表示方法
现态：触发器在输入信号作用之前所处的状态，也就是触发器原来的稳定状态，称为触发
器的现态，用 来表示。
Qn
次态：触发器在输入信号作用之后所处的新的稳定状态，称为触发器的次态，用
示。
Q n1
来表
用与非门组成的基本RS触发器的激励表如表5.1.1—3所示。
表5.1.1—3
Ⅴ. 状态转换图 状态转换图是用图形的方式来表示触发器从一个状态变化到另一个状态或状态保持不
变时，对输入信号的要求。 用与非门组成的基本RS触发器的状态转换图如图5.1.1—4所示。
图5.1.1—4
Ⅵ. 波形图（时序图）
2. 逻辑符号
用与非门组成的基本RS触发器的逻辑符号如图5.1.1—2所示。
图5.1.1—2
由图5.1.1—2可知
Ⅰ. 两个输入端
S、R
①. S称为置“1”输入端（置位端）；
②. 称为置“0”输入端（复位端）；
③. 均R为低电平输入有效。
Ⅱ. 两个输出端
Q、Q
①. 正常情况下，
Q的、输出Q是互反的。
Ⅳ. 当 RS 时0，0
数电触发器 ppt课件
根据状态转移真值表作出状态转移图和激励表
R=× S=0
R=0 S=1 0
R=1 S=0
R=0 S=×
1
简化真值表
RS 00 01 10 11
Qn+1 Qn
功能 保持
1
置1
0
置0
× 不定
①当触发器处在0状态，即Qn=0时，若输入信号 RS ＝00 或10，触发器仍为0状态； 若RS＝01，触发器就会翻转成为1状态。
点 的情况，否则会使触发器处于不确定的状态。
例：钟控R-S触发器的输入波形如图，画出输出端Q的波形。
CP
R
S
Q
置置
保
置 置 禁 不置 保
01
持
1
0止定1 持
数电触发器
5.2.2 钟控D触发器
1．钟控D触发器的电路结构
CP
& 0
&
0
0
R
R & D 0
&
Q
0
0
& 0
&
& 0
&
0
0
0
D
0
S
SD
Q
钟控D触发器
数电触发器
基本触发器的特点总结：
（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）/RD为复位输入端，/SD为置位输入端，可以是低电平有
效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只
特性方程
Q RD n1SD (SD1)RDQ约 n S束 DR 条 DQ件 n
数字电子技术基础第六章触发器PPT课件
根据D触发器的逻辑功能，可以 画出其状态转换图，直观地表示
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
出触发器的状态转换过程。
典型应用案例分析
分频器
利用D触发器的存储功能，可以实现分频器电路。通过合理设置反馈网络，可以将输入信 号的频率降低到所需的分频系数。
序列信号发生器
通过级联多个D触发器，并设置不同的反馈网络，可以实现序列信号发生器。该电路可以 产生一系列具有特定时序关系的脉冲信号。
01
02
03
04
基本RS触发器
由两个与非门交叉耦合构成， 具有置0、置1和保持功能。
同步RS触发器
在基本RS触发器的基础上，引 入时钟信号CP，实现触发器的
同步翻转。
触发器的输入端
R（置0端）、S（置1端）和 CP（时钟信号输入端）。
触发器的输出端
Q和Q'（互补输出端）。
工作原理及逻辑功能
工作原理
序列信号发生器设计原理及实现方法
序列信号发生器定义
序列信号发生器是一种能够产生特定序列信号的电子器件， 具有信号发生、信号转换等功能。
序列信号发生器设计原理
利用触发器的状态转换特性和适当的逻辑电路，实现特定 序列信号的生成和输出。
序列信号发生器实现方法
采用移位寄存器或计数器等作为核心器件，通过适当的逻 辑电路实现序列信号的生成、转换和输出等操作。同时， 需要考虑信号的稳定性和可靠性等因素。
的使能状态。
工作原理及逻辑功能
工作原理
在CP上升沿到来时，触发器将输 入端D的电平状态存储到输出端 Q，并保持到下一个CP上升沿到
来之前。
逻辑功能
D触发器的逻辑功能可以用特性 方程来描述，即Q(n+1)=D。其 中，Q(n+1)表示下一个CP上升 沿到来时的输出状态，D表示输
数字逻辑电路第4章触发器PPT课件
.
35
三、主从型触发器 1.主从RS触发器
下降沿 触发
第4章 4.2
CP上升沿到来主触发 器接收信号，从触发
器保持原态。
延迟输出
CP下降沿到来主触
发器被封锁，从触
发器接收主触发器
.
信号。
36
主从型触发器的动 作特点：
（触发器分两步动作） 当CP=1时，输入信号 进入主触发器，从触 发器CP=0被封锁； 当CP=0时，主触发器 被封锁，从触发器 CP=1被开启。
基本RS触发器亦称之为置位、复位触发器。
.
18
用或非门构成的基本RS触发器
第4章 4.2
输入高电 平有效
.
19
第4章 4.2
用或非门构成的基本RS触发器
特性表
用与非门构成的基本RS触发器
特性表
SD RD Qn Qn+1
000
001
1 01 1 00 010 011 110 111
0 保持 1
1 置‘1’
第四章 触发器
第4章目录
4.1 基本触发器
4.2 同步触发器 4.3 主从触发器 4.4 边沿触发器 4.5 时钟触发器的功能分类和转换
4.6 触发器的逻辑功能表示方法及转换
.
1
概述
和门电路一样，触发器也是构成各种复杂数字系 统的基本逻辑单元。触发器的基本逻辑功能是可以保 存1位二进制信息。
触发器具有什么功能 ?
特性方程: Qn+1=J Qn + K Qn
.
53
3. T 触发器与T 触发器
第4章 4.3
(1) T 触发器
把JK触发器的J、K端接在一起可构成T触发器。（一 般无专门定型产品）
数字电子技术基础PPT第四章 触发器
2020/6/22
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
2020/6/22
分析结果：
(1)若J=1,K=0，则CP=1时主触发器置“1” (无论Q是0还是1)，待CP=0后，从触发器也置 “1”(2)。若J=0,K=1，则CP=1时主触发器置“0” (无论Q是0还是1)，待CP=0后，从触发器也置 “0(”3)若。J=0,K=0，则主、从触发器都保持原
在整个CP=1期 间，输出随输入 变化而变化。是 电平触发而不是 边沿触发。
2020/6/22
若CP在=1电时路段中：增假加如
①上②升两沿根到连来线时，，则S=G03,、
GR5=是1而一使个Q基=1本，R若S触此发后
器的，CPG=41、期G间6是出一现个R=基0,
③
本S=R1S，触即发R器欲。使输出置
本节是站在逻辑功能的角度对触发器进行 了分类：有RS触发器、JK触发器、D触发器和 T触发器。
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
2020/6/22
值得注意的是：电路结构和逻辑功能不具 有一一对应关系。
以D触发器为例：
(1)P222图5.3.4,由电平触发的触发器构 成，且为电平触发；
状态。
(4)若J=1,K=1，若Qn =0，则Qn+1=1；若Qn =1，则Qn+1=0。即Qn+1 = Qn 。换句话说， J=K=1时，每遇到一个CP的下降沿，则Q翻转 一次。
2020/6/22
2.动作特点： （1）分两拍； （2）输出Q是由下降沿来临之前的Q’决定
的； （3）J=K=1时，触发器遇一个CP下降沿就
也因称此维称持③线④。为阻塞线。 2020/6/22
3.利用传输延迟时间的边沿触发器(下降沿触 发器)
数字电路—触发器(电工电子课件)
触发器起到信息的接收、存储、传输的作用。
触发器按其稳定工作状态可分为双稳态触发器、单稳态触发器、 无稳态触发器（多谐振荡器）等；
按照其功能可分为 RS 触发器、JK 触发器和D 触发器等。在 汽车电路中应用较多的主要有RS触发器、 D 触发器等。
一、RS触发器 1.基本RS触发器 复位端
与非门
置位端
用一只非门将J、K两个输入端连接起来，并从J端引出作为D输 入端
Dn
Qn+1
0
0
1
1
汽车水箱水位过低报警器
汽车中央门锁控制电路
二、JK 触发器
1）结构上：两个可控RS触发器 构成。
2）工作过程 CP=1 时, =0。主触发器 工作，接受信号，从触发器 被封锁
CP=0， =1 时，主触发器被封锁
接受信号 输出信号
J
K
0
0
0
1
1
0
1
1
Qn+1
说明
Qn
不变记忆0ຫໍສະໝຸດ 置01置1
Qn
翻转、计数
三、 D 触发器 D触发器只有一个信息输入端D，故只需要一个控制信号
不允许
2.可控RS触发器
为了能有效地控制触发器的翻转时刻，在基本 RS 触发器的基 础上增加由两个与非门 C和D 构成的引导电路，就组成了可控 RS触发器
RD
SD
Q
说明
0
0
不变
记忆
复位
1
0
0
复位
0
1
1
置位
1
1
不定
不允许
其缺点是在时钟脉冲CP=1的期间，R、S 输入端状态的变化都 将引起触发器状态的相应改变，甚至发生多次翻转。这时如果 有干扰信号出现在输入端，也可能作出反应，使触发器出现不 正常的逻辑状态。此外当R=S=1 时，仍存在不定状态，应避 免出现。
触发器按其稳定工作状态可分为双稳态触发器、单稳态触发器、 无稳态触发器（多谐振荡器）等；
按照其功能可分为 RS 触发器、JK 触发器和D 触发器等。在 汽车电路中应用较多的主要有RS触发器、 D 触发器等。
一、RS触发器 1.基本RS触发器 复位端
与非门
置位端
用一只非门将J、K两个输入端连接起来，并从J端引出作为D输 入端
Dn
Qn+1
0
0
1
1
汽车水箱水位过低报警器
汽车中央门锁控制电路
二、JK 触发器
1）结构上：两个可控RS触发器 构成。
2）工作过程 CP=1 时, =0。主触发器 工作，接受信号，从触发器 被封锁
CP=0， =1 时，主触发器被封锁
接受信号 输出信号
J
K
0
0
0
1
1
0
1
1
Qn+1
说明
Qn
不变记忆0ຫໍສະໝຸດ 置01置1
Qn
翻转、计数
三、 D 触发器 D触发器只有一个信息输入端D，故只需要一个控制信号
不允许
2.可控RS触发器
为了能有效地控制触发器的翻转时刻，在基本 RS 触发器的基 础上增加由两个与非门 C和D 构成的引导电路，就组成了可控 RS触发器
RD
SD
Q
说明
0
0
不变
记忆
复位
1
0
0
复位
0
1
1
置位
1
1
不定
不允许
其缺点是在时钟脉冲CP=1的期间，R、S 输入端状态的变化都 将引起触发器状态的相应改变，甚至发生多次翻转。这时如果 有干扰信号出现在输入端，也可能作出反应，使触发器出现不 正常的逻辑状态。此外当R=S=1 时，仍存在不定状态，应避 免出现。
数电课件第五章锁存器和触发器
器和主从触发器等。
不同类型的触发器具有不同的工 作特性和应用场景，可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据，在时序逻辑电路中作为寄存 器使用，保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递，在时序逻辑电路中作为控 制门使用，根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义：锁存器是一种具 特点 有存储功能的电路，能 在特定条件下保存数据， 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能，并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件，在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据，在数字系统中起到数据存储和传输的作用； 触发器则能够记忆二进制数据的状态，常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能，能够保 存前一个状态；
在时钟信号的驱动下， 通常由逻辑门电路构成， 完成数据的存储和读取； 如与门、或门和非门等。
工作原理
在时钟信号的控制下，锁存器在数据输入端接收数据，并在数据输出端输出数据。
当时钟信号处于低电平状态时，锁存器处于关闭状态，无法接收新的数据输入。
不同类型的触发器具有不同的工 作特性和应用场景，可以根据实 际需求选择合适的触发器类型。
03 锁存器和触发器的应用
在时序逻辑电路中的应用
存储数据
锁存器和触发器可以用于存储数 据，在时序逻辑电路中作为寄存 器使用，保存数据以便后续处理。
控制信号
锁存器和触发器可以用于控制信号 的传递，在时序逻辑电路中作为控 制门使用，根据输入信号的变化来 控制输出信号的输出。
数电课件第五章锁存器和触发器
目录
• 锁存器概述 • 触发器概述 • 锁存器和触发器的应用 • 锁存器和触发器的实例分析 • 总结与展望
01 锁存器概述
定义与特点
01
02
定义：锁存器是一种具 特点 有存储功能的电路，能 在特定条件下保存数据， 即使在电源关闭或电路 其他部分出现故障的情 况下也能保持数据的完 整性。
分析
通过仿真验证了74HC74的触发器功能，并对其工作原理有了更深入的理解。
05 总结与展望
锁存器和触发器的重要性和应用价值
锁存器和触发器是数字电路中的基本元件，在时序逻辑电路和组合逻辑 电路中有着广泛的应用。
锁存器能够存储二进制数据，在数字系统中起到数据存储和传输的作用； 触发器则能够记忆二进制数据的状态，常用于实现时序逻辑电路如计数 器和寄存器等。
03
04
05
具有记忆功能，能够保 存前一个状态；
在时钟信号的驱动下， 通常由逻辑门电路构成， 完成数据的存储和读取； 如与门、或门和非门等。
工作原理
在时钟信号的控制下，锁存器在数据输入端接收数据，并在数据输出端输出数据。
当时钟信号处于低电平状态时，锁存器处于关闭状态，无法接收新的数据输入。
37-触发器PPT模板
1.2 JK触发器
JK触发器可分为主从型和边沿型两大类。下面以边沿型 JK触发器为例介绍JK触发器的工作原理和逻辑功能。
1．电路结构与原理
下图所示为边沿JK触发器的逻辑电路图和逻辑图形符号 。
2．特征表和特性方程
触发器的逻辑功能表和稳定状态下表明J、K、Qn、Qn+1 之间换为D触发器，下图所示即为使用下 降边沿JK触发器组成的D触发器的逻辑图和逻辑图形符号。
D触发器的特性方程为：
Q n1 D
D触发器的逻辑功能表见下表
1.4 T触发器
在实际应用中，有时需要一种实现这样逻辑功能的 触发器，当控制信号T=1时，每来一个时钟信号它的状态 就翻转一次，而当T=0时，时钟信号到达后它的状态保持 不变。实现这种逻辑功能的触发器称为T触发器。
1.1 RS触发器
1．由与非门组成的基本RS触发器
（1）由与非门组成的基本RS触发器如下图所示。它由两 个与非门的输入、输出端交叉连接而成。其中，R、S为输入 端， Q、为输出端，Q、逻辑状态相反。
一般规定触发器Q端的状态作为触发器的状态，触 发器有两个稳定的状态，即当Q=1，时，称触发器处于1 状态；当Q=0，时，称触发器处于0状态。R、S平时接高 电平，处于1状态；当加负脉冲后，由1状态变为0状态。
电工电子技术
触发器
电路是电流的通路，它是由电源、负载和中间环节 三部分按一定方式组合而成的。在各种复杂的数字电路 中，不但需要对二值信号进行算术运算和逻辑运算，还 常需要将这些信号和运算结果保存起来。因此，需要使 用具有记忆功能的基本逻辑单元。能够存储1位二值信 号的基本单元电路统称为触发器。触发器按其逻辑功能 可分为RS触发器、JK触发器、D触发器和T触发器。
具有时钟脉冲控制的触发器其状态的改变与时钟脉冲 同步，所以称为同步触发器。
数字电路 触发器64页PPT
39、勿问成功的秘诀为何，且尽全力做你应该做的事吧。——美华纳
40、学而不思则罔，思而不学则殆。——孔子
数字电路 触发器
11、获得的成功越大，就越令人高兴 。野心 是使人 勤奋的 原因， 节制使 人枯萎 。 12、不问收获，只问耕耘。如同种树 ，先有 根茎， 再有枝 叶，尔 后花实 ，好好 劳动， 不要想 太多， 那样只 会使人 胆孝懒 惰，因 为不实 践，甚 至不接 触社会 ，难道 你是野 人。(名 言网) 13、不怕，不悔(虽然只有四个字，但 常看常 新。 14、我在心里默默地为每一个人祝福 。我爱 自己， 我用清 洁与节 制来珍 惜我的 身体， 我用智 慧和知 识充实 我的头 脑。 15、这世上的一切都借希望而完成。 农夫不 会播下 一粒玉 米，如 果他不 曾希望 它长成 种籽； 单身汉 不会娶 妻，如 果他不 曾希望 有小孩 ；商人 或手艺 人不会 工作， 如果他 不曾希 望因此 而有收 益。-- 马钉路 德。
谢谢！
36、自己的鞋子，自己知道紧在哪里。——西班牙
37、我们唯一不会改正的缺点是软弱。——得很慢，但是我从不后退。——亚伯拉罕·林肯
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
触发器的特性方程就是触发器次态Qn+1与输入及现态 Qn之间的逻辑关系式
12
（3）状态转换图和激励表
A 状态转换图表示触发器从一个状态变化到另一个状态或保持原状不
变时，对输入信号的要求。
简化真值表
/RD=× / SD=1
/RD=1 /SD=0
/RD=1 /SD=×
/RD /SD 00
Qn+1 ×
功能 不定
Q
Q
SR
SD RD
低电平 有效
5.2 钟控触发器
基本触发器具有保持功能，输出与输入不象组合电路 那样一一对应，输入同为1，输出可为状态0，也可为状 态1。
但基本触发器又与组合电路类似，输入任意时刻发生 变化，输出马上跟着改变。
在时序电路中，常常希望输入信号只作为输出变化的 条件，何时开始翻转要由节拍器（时钟）来决定。显然基 本触发器不具有这样的功能。
给触发器加一个时钟控制端CP，只有在CP端上出现时 钟脉冲时，触发器的状态才能改变。这种触发器称为钟控 触发器。
钟控触发器具有按时钟拍节工作的特点，下面我们 看看几种钟控触发器的工作原理。
15
5.2.1 钟控R—S触发器
Q
Q
1．钟控R—S触发器的电路结构 信号输出端
G1 &
RD
G3 &
&
G2
SD
&
当Q=1，Q =0时，称为触发器的1状态。
功能表
当
Q
00
=1，Q=0时，称为触发器的0状态。
Q
Q
1
/RD
/SD
Qn
Qn+1
功能
G2 &
11
SD
& G1
01
RD
01
0
0
10
10
0
1
11
11
0
0
11
置0 置1 保持
触发器保持原有状态不变，即原来的状态被触发器存储起来， 这体现了触发器具有记忆能力。
5
（2）逻辑功能
10
5.1.2、基本触发器功能的描述
触发器的功能主要有三种方法：
/RD /SD
（1）状态转移真值表（功能表） 0 0
状态转移真 值表
01
/RD /SD Qn Qn+1
00 01
0× 1×
00 10
功能 不定 置0
10 11
10
01
置1
11
11
0
0
11
保持
简化真值表
Qn+1 ×
功能 不定
0பைடு நூலகம்
置0
1
置1
13
B、激励表是用表格的方式表示触发器从一个状态变化到另一个状态或 保持原状态不变时，对输入信号的要求。
/RD=× / SD=1
0
/RD=1 /SD=0
/RD=1 /SD=×
1
/RD=0 /SD=1 RS触发器的激励表
Qn→ Qn+1
00 01 10 11
14
/R D /SD
×1 10 01 1×
3
（2）逻辑功能
触发器有两个互补的输出端，
/SD称为置0输入端 低电平有效
当Q=1，Q =0时，称为触发器的1状态。
功能表
当Q
=1，Q=0时，称为触发器的0状态。
Q
Q
/RD
/SD
Qn
Qn+1
功能
1
0
G2 &
00
SD
& G1
11
RD
01
0
0
置0
10
10
0
1
置1
11
4
（2）逻辑功能
触发器有两个互补的输出端，
6基本RS触发器的约束条件。
（3）波形分析
反映触发器输入信号取值和状态之间对应关系的图形称为波形图 例5.1.1 在用与非门组成的基本RS触发器中，设初始状态为1，已
知输入R、S的波形图，画出两输出端的波形图。
RD SD Q
Q
置1 保持 置1 置0 置1 不允许 置1
7
2．用或非门组成的基本RS触发器
0
1
/RD=0 /SD=1
01
0
置0
10
1
置1
1 1 Qn 保持
①当触发器处在0状态，即Qn=0时，若输入信号 RDSD＝01 或11，触发器仍为0状态；
若 RDSD＝10，触发器就会翻转成为1状态。
②当触发器处在1状态，即Qn=1时，若输入信号 RDSD＝10 或11，触发器仍为1状态；
若 RDSD＝01，触发器就会翻转成为0状态。
G4
R
CP
S
Q
Q
1R C 1 1S
CP
国标符号
信号输入端
16
2．逻辑功能
功能表
Q
01
G1 &
RD 1 1
触发器有两个互补的输出端，
/RD称为置0输入端 低电平有效
当Q=1，Q =0时，称为触发器的1状态。
功能表
当Q
=1，Q=0时，称为触发器的0状态。
Q
Q
/RD
/SD
Qn
Qn+1
功能
0
1
G2 &
& G1
01
0
0
置0
10
11
SD
00
RD
现态：触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。 次态：触发器接收输入信号之后所处的新的稳定状态。
Qn
保持
11
（2）特性方程
由功能表画出卡诺图得特性方程：
状态转移真 值表
/RD /SD Qn Qn+1
00 01
0× 1×
0
0
10
10
0
1
11
功能 不定 置0 置1
11
0
0
11
保持
QnRS 0 1
次态Qn+1的卡诺图
00 01 11 10 ×0 0 1 ×0 1 1
特性方程
Q RD n1SD (SD1)RDQ约 n S束 D条 RDQ件 n
9
基本触发器的特点总结：
（1）有两个互补的输出端，有两个稳定的状态。 （2）有复位（Q=0）、置位（Q=1）、保持原状态三种功能。 （3）/RD为复位输入端，/SD为置位输入端，可以是低电平有
效，也可以是高电平有效，取决于触发器的结构。 （4）由于反馈线的存在，无论是复位还是置位，有效信号只
需要作用很短的一段时间，即“一触即发”。
第五章 触发器 5.1 基本触发器 5.2 钟控触发器 5.3 主从触发器 5.4 边沿触发器
1
5.1 基本触发器
5.1.1、基本触发器电路组成和工作原理
1．用与非门组成的基本RS触发器
（1）电路结构:由两个门电路交叉连接而成。
信号输出端
Q
Q
G2 &
信号输入端
SD
置1端
2
& G1
RD
置0端
（2）逻辑功能
逻辑功能：
00 Q
Q1
RD SD
00
G1 ≥1
≥1 G2
01
10
1
0
1
0
SD
RD
11
功能表
Qn Qn+1
0
0
1
1
01 11
00 10
0× 1×
功能 保持 置1 置0
不定
SD仍然称为置1输入端，但为高电平有效。 RD仍然称为置0输入端，也为高电平有效。
8
大家有疑问的，可以询问和交流
可以互相讨论下，但要小声点
触发器有两个互补的输出端，
当Q=1，Q =0时，称为触发器的1状态。
功能表
？ 当 Q
=1，Q=0时，称为触发器的0状态。
Q
Q
/RD
10
10
0
/SD 0
Qn
0 1
Qn+1
× ×
功能 不定
G2 &
& G1
01
0
0
置0
10
10
0
1
置1
11
10 1
SD
1 10
RD
11
0
0
11
保持
Q=Q，不符合触发器的逻辑关系。并且由于与非门延迟时间 不可能完全相等，在两输入端的0→1，将不能确定触发器是处 于1状态还是0状态。所以触发器不允许出现这种情况，这就是