广工锁相环频率合成器课设报告

《高频电子线路技术》

设计报告

设计时间：2015年1月5日~

2015年1 月9日

班级：2013级应用电子

技术3班

姓名：***

报告页数：34 页

广东工业大学课程设计报告

设计题目利用锁相环设计制作频率合成器

学院信息工程学院专业应用电子技术班3班

学号########姓名*** (合作者########号***)

成绩评定_______

教师签名_______

目录

设计任务 (4)

设计要求 (4)

设计方案及比较 (4)

系统电路设计及参数计算 (12)

产品制作及调试 (13)

电路原理图 (15)

实验结果和数据处理 (18)

实验测试数据 (21)

问题与讨论 (23)

心得体会： (25)

附录 (26)

参考文献 (34)

设计任务：

1、熟悉锁相环和频率合成器的基本结构原理，熟悉相关芯片的性能参数及使用方法。

2、利用锁相环设计的频率合成器，当输入频率100Hz时，用一片CD4046、三片CD4522时，实现输出100Hz~99.9kHz。

设计要求：

1、测VCO曲线，即压控振荡器曲线；

2、测VCO中心频率f。；

3、测VCO增益：K=△f/△V；

4、测锁相环锁定范围：f L~f H；

5、求频率合成器的阶数。

设计方案及比较（设计可行性分析）

1~999可变分频器方案

方案一：采用三级74HC160十进制同步加法计数器进行1~999任意可变分频。采用置数法分频。其优点是74HC160常用，且价格相对较低。其缺点是74HC160为同步置数，电路实现和拨码置数的计算较为复杂。

方案二：采用CD4522十进制异步减法计数器实现1~999任意可变分频。其缺点是新片成本相对较高，其优点是实现容易，且拨码置数比较容易。

考虑到实现的容易，选用方案二。

锁相环基本原理：

锁相环（PLL）是一个相位跟踪系统。它包括三个基本部件，鉴相器（PD）环路滤波器（LF）和压控振荡器（vco）

设参考信号

（1）

式中ur为参考信号的幅度，ωr为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位若参考信号是未调载波时，则θr(t)=θ1=常数。

设输出信号为

（2）

式中Uo为输出信号的振幅，ωo为压控振荡器的自由振荡角频率，θo (t)为参考信号，以其载波相位ωot为参考时的瞬时相位, 在VCO未受控制前他是常数，受控之后他是时间函数。则两信号之间的瞬时相位差为

（3）由频率和相位之间的关系可得两信号之间的瞬时频差为

（4）鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证

环路所要求的性能，提高系统的稳定性。压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。

因此，锁相环的工作原理可简述如下：

首先鉴相器把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差θe(t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定锁定后两信号之间的相位差表现为一固定的稳态值。即

（5）

此时，输出信号的频率已偏离了原来的自由频率ωo[控制电压uc(t)=0]时的频率，其偏移量由式（4）和式（5）得到为

这时输出信号的工作频率已变为

（6）。

由此可见，通过过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。

定度的参考振动器锁定，环内串接任意数值的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振

荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：

f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)

当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。原理框图如下，锁相环路对稳

系统设计总体思路

系统原理框图及工作原理分析

1、100Hz信号源设计（使用555定时器）

555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。555 定时器的内部电路框图如下图所示：

它内部包括两个电压比较器，三个等值串联电阻，一个RS 触发器，一个放电管T 及功率输出级。它提供两个基准电压VCC /3 和2VCC /3

555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制RS 触发器和放电管的状态。在电源与地之间加上电压，当

5 脚悬空时，则电压比较器C1 的反相输入端的电压为2VCC /3，C2 的同相输入端的电压为VCC /3。若触发输入端TR 的电压小于VCC /3，则比较器C2 的输出为0，可使RS 触发器置1，使输出端OUT=1。如果阈值输入端TH 的电压大于2VCC/3，同时TR 端的电压大于VCC /3，则C1 的输出为0，C2 的输出为1，可将RS 触发器置0，使输出为低电平。

它的各个引脚功能如下：

1脚：外接电源负端VSS或接地，一般情况下接地。

2脚：低触发端TR。

3脚：输出端Vo

4脚：是直接清零端。当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。

5脚：VC为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。

6脚：高触发端TH。

7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。

8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。一般用5V。