广工锁相环频率合成器课设报告
锁相环的频率合成器课程设计
锁相环的频率合成器院系：信息工程学院班级：09通三姓名：谭长明学号：2009550824指导老师：蒋近摘要：二十一实际，随着社会科技的发展与进步，具有高稳定性和准确度的频率源已经成为通信、雷达、仪器仪表、高速计算机及导航系统的主要组成部分。
高性能的频率源可通过频率合成技术获得。
随着大规模集成电路的发展，锁相式频率合成技术占有越来越重要的地位。
由一个或几个高稳定度、高准确度的参考频率源通过数字锁相频率合成技术可获得高品质的离散频率源。
关键字：分频锁相环晶振计数器鉴相器一．设计要求1.1 根据设计框图设计出具体的实现电路1.2 频率稳定度至少达到10-5/月的稳定度；1.3 输出频率从1KHz-999KHz预置可调；1.4 焊接系统电路并调试二．设计原理2.1 锁相环原理锁相环(PLL)是构成频率合成器的核心部件。
主要由相位比较器(PD)、压控振荡器(VCO)、环路滤波器(LP)和参考频率源组成。
锁相环是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如图1所示，如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
2.2 锁相环频率合成器原理如图2所示，锁相环频率合成器是由参考频率源、参考分频器、相位比较器、环路滤波器、压控振荡器、可变分频器构成。
参考分频器对参考频率源进行分频，输出信号作为相位比较器参考信号。
可变分频器对压控振荡器的输出信号进行分频，分频之后返回到相位比较器输入端与参考信号进行比较。
当环路处于锁定时有f1=f2，因为f1=fr/M ，f2=fo/N ，所以有fo=Nfr/M 。
数字锁相频率合成器实验报告教材
课程设计实验报告课程名称：电子系统设计题目名称：数字锁相频率合成器学生学院：信息工程学院专业班级：学号：学生姓名：指导教师：2014年 05 月31 日一、课程任务1、根据锁相环原理，确定电路形式，画出电路图；2、计算电路元件参数，正确选取元器件，利用Proteus软件进行仿真；3、画出原理图、PCB图；4、制作电路板，组装、焊接电路；5、调试、测试电路功能，撰写课程设计报告。
二、课程目的1、能够在设计中综合运用所学知识解决实际问题。
3、初步掌握工程设计的一般方法，具备一定的工程设计能力。
4．培养独立思考和独立解决问题的能力，培养科学精神和严谨的工作作风。
三、实验原理频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
用锁相环迫使压控振荡器 (VCO)的频率锁定在高稳定的参考频率上，从而获得多个稳定频率,故又称锁相式频率合成。
数字锁相式频率合成器的基本形式是由压控振荡器、鉴相器、可变分频器和环路滤波器组成。
压控振荡器的输出信号经可变分频器分频后在鉴相器内与参考信号比相。
当压控振荡器发生频率漂移时，鉴相器输出的控制电压也随之变化，从而使压控振荡器频率始终锁定在N倍的参考频率上，改变可变分频器的分频比，便可改变频率合成器的输出频率。
四、设计指标1利用锁相环设计的频率合成器：2要求：输入频率fi=100 Hz；3输出频率fO=100Hz～99.9 KHz；4倍频系数:N=1～999五、实验测试要求1．测VCO曲线，即压控振荡器曲线；2．测VCO中心频率f0；3．求VCO增益：K=Δf/ΔV；4．测锁相环锁定范围：fL～fH；5．求频率合成器的阶数。
六、Protues仿真七、模块电路图（1）CD4046锁相环模块(2)分频器模块（3）555波形发生模块（4）电源及电路保护模块八、设计过程（1）系统框架（2）振荡源设计555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
锁相环调频和解调实验,频率合成器实验
实验11 锁相调频与鉴频实验一、实验目的1.掌握锁相环的基本概念。
2.了解集成电路CD4046的内部结构和工作原理。
3.掌握由集成锁相环电路组成的频率调制电路/解调电路的工作原理。
二、预习要求1.复习反馈控制电路的相关知识。
2.锁相环路的工作原理。
三、实验仪器1.高频信号发生器2.频率计3.双踪示波器4.万用表5.实验板GPMK8四、锁相环的构成和基本原理（1）锁相环的基本组成图11-1是锁相环的基本组成方框图，它主要由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）组成。
图11-1 锁相环的基本组成① 压控振荡器（VCO ）VCO 是本控制系统的控制对象，被控参数通常是其振荡频率，控制信号为加在VCO 上的电压。
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
② 鉴相器（PD ）PD 是一个相位比较器，用来检测输出信号0V （t ）与输入信号i V （t ）之间的相位差θ (t)，并把θ(t)转化为电压)(t V d 输出，)(t V d 称为误差电压，通常)(t V d 作为一直流分量或一低频交流量。
③ 环路滤波器（LF ）LF 作为一低通滤波电路，其作用是滤除因PD 的非线性而在)(t V d 中产生的无用组合频率分量及干扰，产生一个只反映θ(t)大小的控制信号)(t V C 。
4046锁相环芯片包含鉴相器（相位比较器）和压控振荡器两部分，而环路滤波器由外接阻容元件构成。
（2）锁相环锁相原理锁相环是一种以消除频率误差为目的反馈控制电路，它的基本原理是利用相位误差电压去消除频率误差。
按照反馈控制原理，如果由于某种原因使VCO 的频率发生变化使得与输入频率不相等，这必将使)(t V O 与)(t V i 的相位差θ(t)发生变化，该相位差经过PD 转换成误差电压)(t V d 。
此误差电压经过LF 滤波后得到)(t V c ，由)(t V c 去改变VCO 的振荡频率，使其趋近于输入信号的频率，最后达到相等。
频率合成实验报告
频率合成实验（虚拟实验）
姓名：张小凡 学号：04010888
（一） 锁相环频率合成器
此时环路的锁定时间约为9微秒，前置分频比为3，环路分频比为10
，示波器1‐6波形 分析：（将 synSen 的初始值为3e6与 5e6与初始情况作比较）
3e6时，控制电压稳定时幅度更大，稳定性略差，环路锁定时间较短；
5e6时，控制电压稳定时幅度较小，稳定性好，环路锁定时间较长；
（二）小数频率合成器
可以看出该锁相环采用的是异或门鉴相器，其鉴相器输出信号是输入信号和反馈信号的异或，并且这是一个平均分频比为10.3的小数分频频率合成器，一个循环周期内的分频次数为10，其中必须进行7次10分频，还有3次11分频。
频率合成器实训报告
目录摘要 (2)1、引言 (2)2、设计任务及要求 (2)2.1 设计任务 (2)2.2 设计要求 (2)3、频率合成的基本原理框图 (2)4、硬件系统的设计 (3)4.1 原理图 (3)4.2 74HC4046 (3)4.2.1 74HC4046引脚功能介绍 (3)4.2.2 74HC4046内部电路原理图 (4)4.2.3 74HC4046典型应用 (5)4.3 CD4522引脚功能介绍 (5)4.4 CD4518引脚功能介绍 (6)4.5 1602LCD的基本参数及引脚功能 (7)5、软件系统的设计 (8)5.1 流程图 (8)5.2 程序代码 (10)6、实训小结 (16)参考文献 (17)基于单片机控制的频率合成器摘要给出一种以单片集成PLL 芯片74HC4046为核心， 并通过AT89C51 单片机对74HC4046进行控制来实现锁相频率合成器的设计方法。
文中在介绍了74HC4046芯片的内部功能结构的基础上， 探讨了锁相频率合成器的基本原理和工作特性； 给出了基于74HC4046的锁相频率合成器的硬件电路结构和软件程序设计方法。
该设计经仿真测试证明， 锁相效果良好， 结构精简， 性能可靠。
关键词： 74HC4046； AT89C51； 频率合成器1、引言在现代电子技术的设计与开发过程中，特别是在通信、雷达、航空、航天以及仪器仪表等领域， 都需要进一步提高一系列高精度、高稳定度的频率源的频率精度。
这样，一般的振荡器已经无法满足各种应用的发展要求，而晶体振荡器的性能虽然比较好， 但其频率单一， 或只能在极小的范围内进行微调。
因此， 本文提出了一种基于单片机AT89C51控制的利用锁相技术以频率合成器芯片74HC4046为核心，来实现锁相频率合成器的设计方案。
2、设计任务及要求2.1 设计任务设计一个基于单片机控制的频率合成器 2.2 设计要求1.输入信号为1KHz 的方波信号。
2.合成的频率范围为1KHz~999KHz 。
基于锁相环的频率合成器的设计
基于锁相环的频率合成器的设计班级：姓名：学号：指导老师：一、课题名称：基于锁相环的频率合成器的设计二、设计基本内容：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。
在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。
并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。
三、系统框图：CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。
晶振100kHz100分频1kHzCD4046计数器输出四、原理图如下：4049做为振荡器和驱动，产生100kHz的频率输入4518，然后进行100分频，把输出信号送入CD4046锁相环，CD4046的输出信号送入三个CD4522计数器进行分频，计数器的输出信号再送入CD4046做为比较信号。
五、焊接后的实物图：由于没有交板子的的时候没有注意拍照片，所以没有实物图。
六、实验所记录的数据与理论值：可以发现我所焊接的锁相环有些误差。
次数理论频率实际频率1 105kHz 105.3kHz2 226kHz 226.2 kHz3 125kHz 125.5 kHz4 385kHz 385.6 kHz5 656kHz 656.1 kHz6 672kHz 672.2 kHz7 123kHz 123.8 kHz七、用示波器所记录的波形：1）105kHz时的波形：2）226kHz时的波形3）125kHz时的波形八、心得体会：经过将近两天的焊接和调试，终于完成了此次锁相环的设计任务。
锁相式数字频率合成器实验报告.
*******************实践教学*******************兰州理工大学计算机与通信学院2012年春季学期《通信系统基础实验》设计项目实验报告设计题目：锁相式数字频率合成器实验报告专业班级：设计小组名单：指导教师：陈昊目录一、设计实验目的 (3)二、频率合成基本原理 (4)2.1频率合成的概念 (4)2.2频率合成器的主要技术指标 (4)2.3锁相频率合成器 (5)三、锁相环技术 (6)3.1 锁相环工作原理 (6)3.2 锁相环CD4046芯片介绍 (6)四、基于锁相环技术的倍频器 (10)4.1 HS191芯片介绍 (10)4.2 基于锁相环技术的倍频器的设计 (12)4.2.1 工作原理 (12)3.2.2 Proteus软件仿真 (13)4.2.3 硬件实现 (14)4.2.4 锁相环参数设计 (15)五、总结与心得 (17)六、参考文献 (18)七、元器件清单 (19)一、设计实验目的1. 掌握VCO压控振荡器的基本工作原理。
2. 加深对基本锁相环工作原理的理解。
3. 熟悉锁相式数字频率合成器的电路组成与工作原理.。
二、频率合成基本原理2.1频率合成的概念频率合成是指由一个或多个频率稳定度和精确度很高的参考信号源通过频率域的线性运算，产生具有同样稳定度和精确度的大量离散频率的过程。
实现频率合成的电路叫频率合成器，频率合成器是现代电子系统的重要组成部分。
在通信、雷达和导航等设备中，频率合成器既是发射机频率的激励信号源，又是接收机的本地振荡器；在电子对抗设备中，它可以作为干扰信号放生器；在测试设备中，可作为标准信号源，因此频率合成器被人们称为许多电子系统的“心脏”。
早期的频率合成是用多晶体直接合成，以后发展成用一个高稳定参考源来合成多个频率。
20世纪50年代出现了间接频率合成技术。
但在使用频段上，直到50年代中期仍局限于短波范围。
60年代中期，带有可变分频的数字锁相式频率合成器问世。
基于CD4046锁相环的频率合成器设计
三、确定电路组成方案
原理框图（图1）如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f2，输入锁相环的相位比较器（PC）。锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：
图2 1——999分频器
五、锁相环参数设计
本设计中，M固定，N可变。基准频率f2定为100Hz，改变N值，使N=7001~7999，则可产生f2=700.1KHz—799.9KHz的频率范围。锁相环锁存范围：
fmax=800.00KHz
fmin=700.00KHz
则fmax/fmin=1.1
使用相位比较器PC2
（三）、N分频的设计
根据本次课程设计的要求，需设计一个N=7000-7999的分频计。通过方案的比较采用四块CD4522构成。CD4522是可预置数的二一十进制1/N减计数器。其引脚见附录。其中D1-D4是预置端，Q1—Q4是计数器输出端，其余控制端的功能如下：
PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1 Cr(10)=1时，计数器清零。
3、拨动拨码盘，测输出频率
拨码盘
输出频率f（Hz）
输出波形
7000
700.00K
方波
7001
700.10K
方波
7051
705.10K
方波
7551
755.10K
简易频率合成器实验报告
竭诚为您提供优质文档/双击可除简易频率合成器实验报告篇一：简易频率合成器图滨江学院课程报告课程院系电子工程专业班级电科（2）任课教师赵静姓名凌超简易频率合成器一、技术指标1、输出信号的频率范围：1khz-99khz2、步进频率：1Khz3、输出电平为方波二、设计原理总体设计原理的框图与描述1、cD4046锁相环电路设计(1)、锁相环基本组成锁相环主要由相位比较Ⅰ、Ⅱ、压控振荡器（Vco）、线性放大器、源跟随器、整形电路等部分构成。
(2)、鉴相器（pD）鉴相器主要由放大整形电路和相位比较器组成。
比较器Ⅰ采用异或门结构，当两个输人端信号ui、uo的电平状态相异时，输出端信号uΨ为高电平；反之，ui、uo电平状态相同时，uΨ输出为低电平。
当ui、uo的相位差Δφ在0°-180°范围内变化时，uΨ的脉冲宽度m亦随之改变，即占空比亦在改变。
对相位比较器Ⅰ，它要求ui、uo的占空比均为50%（即方波），这样才能使锁定范围为最大。
相位比较器Ⅱ对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。
它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。
(3)、压控振荡器（Vco）cD4046锁相环采用的是Rc型压控振荡器，须外接电容c1和电阻R1作为充放电元件。
当pLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。
由于Vco是一个电流控制振荡器，对定时电容c1的充电电流与从9脚输入的控制电压成正比，使Vco的振荡频率亦正比于该控制电压。
当Vco控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。
Vco振荡频率的范围由R1、R2和c1决定。
由于它的充电和放电都由同一个电容c1完成，故它的输出波形是对称方波(4)、低通滤波器cD4046的滤波器是需要外接来完成的，使用Rc型滤波器，Rc时间常数要选择合适的。
锁相频率合成器报告
简单锁相频率合成器设计报告组别：第二组姓名：武艳磊陆祖送许志强时间：2007年7月31日简单锁相频率合成器摘要：随着通讯，宇航，和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。
锁相频率合成器是利用锁相环的窄带跟踪特性，在石英晶体振荡器提供的基准频率源的作用下，产生一系列离散频率的仪器。
它主要有两个分频器CC4040,CC40103和一个锁相环路CD4046组成，首先有分频器R(CC4040)把基准频率源经R分频后送入签相器，而锁相环压控振荡器输出的频率经分频器N(CC40103)N分频后也送入签相器，然后由锁相环路输出需要的频率。
它的优点是系统结构简单，输出频率成分频谱纯度高，而且易于得到大量的离散频率，是一个较好频率转换系统。
关键词：锁相，签频，分频正文：一、系统设计方案一：直接式频率合成器，通过倍频器，分频器，混频器对信号进行加减乘除运算，得到各种所需频率。
直接式频率合成器的优点是转换时间短，并能产生任意小的频率增量，但是它也存在不可克服的缺点，用这种方法的频率范围将收到限制。
大量的倍频，混频等电路需要大量的滤波电路，使电路复杂化。
而且输出端的谐波，燥声和寄生频率难以抑制。
方案二：间接式频率合成器，主要是利用锁相环的频率跟踪特性来得到不同的频率，结构图框图如图1：它的优点是结构简单，输出频率成分频谱纯度高，而且容易得到大量的离散频率。
综上所述，为了更容易实现频率合成器的功能所以选择了方案二。
二、单元电路设计频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。
UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。
集成电路课程设计锁相环CD4046设计频率合成器
集成电路实验报告学号：110800316 姓名：苏毅坚指导老师：罗国新2011年1月锁相环CD4046设计频率合成器实验目的：设计一个基于锁相环CD4046设计频率合成器1K，步进为范围是10k~100K设计和制作步骤：确定电路形式，画出电路图。
计算电路元件参数并选取元件。
组装焊接电路。
调试并测量电路性能。
确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
，晶体振荡器输出的信号频率f1分频）得到经固定分频后（M，输入锁相环的相f1'基准频率。
锁相环PC）位比较器（VCO的分频）输出信号经可编程分频器（N PC 的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：后输入到)为基准频率(f'1 f1/M=f1'=f2/N 故f2=Nf'1。
f2N率变化时，就可以得到一系列的输出频当设计方法、振荡源的设计（一）晶体组成与非门和用CMOS1M 使振荡器，如图14。
图中Rf 1MHz 工作于线性放大区。
晶体的等效F1 构成谐振回路。
C1、、电感，C1C2 C2可利用器件的分布电容不另接。
CD4049。
、F2、F3使用F1（分频的设计二）、N位拨码开8码CD40103是BCD8位分频器。
采用进行分频。
分频采用NCD401031KRP1N关控制分频大小。
输入的二进制大小即为分频器分频。
图中为排阻 2分频的设计）1KHZ标准信号源设计（即M（三）、包含二分频、四分频、十分频，4518根据4518的输出波形图，可以看出分频器，也就是三个十分频器，个计数器）组成一个1000用二片CD4518（共4500hz的晶振信号变成这样就可把2MHz2Khz.再经过双D触发器，这样信号变为的标准信号。
如下图所示：（四） 4046锁相环的设计3信号从14脚输入。
锁相环4046为主芯片。
电路图如下：500Hz脚接低通滤波器。
锁相式数字频率合成器的设计实验报告解析甄选范文
锁相式数字频率合成器的设计实验报告解析实验四锁相式数字频率合成器的设计一． 实验目的1. 掌握锁相环及频率合成器原理。
2. 利用数字锁相环CD4046设计制作频率合成器。
3. 利用有源滤波器将CD4046输出方波。
二． 实验仪器1． DSO-2902示波器/逻辑分析仪一台 2． 模拟信号源一台 3． 锁相环电路板一个 4． 微机一台5． 微机专用直流电源一台 三． 实验原理1．锁相频率合成器原理锁相频率合成器是基于锁相环路的同步原理，由一个高准度、高稳定度的参考晶体振荡器，合成出许多离散频率。
即将某一基准频率经过锁相环（PLL ）的作用，产生需要的频率。
原理框图如图4-1所示。
图4-1 锁相环原理框图由图4-1可知，晶体振荡器的频率i f 经M 固定分频后得到步进参考频率REF f ，将REF f 信号作为鉴相器的基准与N 分频器的输出进行比较，鉴相器的输出d U 正比与两路输入信号是相位差，d U 经环路滤波器得到一个平均电压c U ，c U 控制压控振荡器（VCO ）频率0f 的变化，使鉴相器的两路输入信号相位差不断减小，直到鉴相器的输出为零或为某一直流电平，这时称为锁定。
锁定后的频率为0//i REF f M f N f ==即()0/i REF f N M f N f ==⋅。
当预置分频数N 变化时，输出信号频率0f 随着发生变化。
锁相环中的滤波器时间常数决定了跟随输入信号的速度，同时也限制了锁相环的捕捉范围，详细原理见参考书。
2.CD4046锁相环工作原理数字锁相环CD4046由两个鉴相器、一个压控振荡器、一个源极跟随器和一个齐纳二极管组成。
鉴相器有两个共用输入端INPCA和INPCB，输入端INPCA既可以与大信号直接匹配，又可直接与小信号相接。
自偏置电路可在放大器的线性区调整小信号电压增益。
鉴相器Ⅰ为异或门，鉴相器Ⅱ为四组边沿触发器。
由于CD4046的两个鉴相器输入信号均为数字信号，所以称CD4046位数字锁相环。
锁相式数字频率合成器设计
信息科学与技术学院通信原理课程设计课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199学院：信息科学与技术学院专业年级：电子信息工程2011级指导教师：钟福如讲师完成日期：二○一四年七月十日目录第0章引言 (2)第1章 (4)1.1 设计任务要求及方案论证 (4)1.1.1 任务要求 (4)1.1.2 锁相环频率合成的原理 (4)1.1.3锁相环频率的合成与应用(调制与解调) (6)1.1.4锁相环在调制中的应用 (7)1.1.5 锁相环在解调中的应用 (8)1.1.6 锁相环在频率合成电路中的应用 (9)1.2 仿真工具SYSTEMVIEW简介 (9)1.3 电路的设计与调试 (10)1.3.1 三环式锁相环频率合成电路 (10)第2章 (12)2.1 仿真的结果及分析 (12)第3章 (14)参考文献 (15)第0章引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。
他的被控制量是相位，被控对象是压控振荡器。
如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。
此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。
锁相环是构成频率合成器的核心部件。
主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。
锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。
锁相环路系统在各个领域都有很多的用途，发展将势不可挡。
锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。
锁相环频率合成器课程设计报告倪洁
电子信息工程综合课程设计报告题目：锁相环频率合成器学院：信息工程学院专业： 11级电子信息工程学号： 2011550901姓名：倪洁指导教师：苏永新完成日期： 2014年11月26日目录摘要： (2)一、频率合成器简介 (3)二、锁相环频率合成器原理 (3)2.1 锁相环路设计基础 (3)2.1.1锁相环基本原理 (3)2.1.2 基本环路方程 (5)2.1.3 环路相位模型和基本方程 (8)2.1.4锁相环工作过程的定性分析 (9)2.1.5锁相环路的线性分析 (10)2.2频率合成器及其技术指标 (11)2.3锁相环频率合成器工作原理 (12)三、确定电路组成方案 (13)四、设计方法 (13)4.1、振荡源的设计 (13)4.2、N分频的设计 (14)4.3、1KHZ标准信号源设计（即M分频的设计） (16)五、锁相环参数设计 (16)六、仿真图如下 (17)七、焊接图 (17)八、调试步骤 (18)九、实验遇到问题及解决办法 (18)十、心得体会 (19)锁相环设计频率合成器摘要：现代通信系统中，为确保通信的稳定与可靠，对通信设备的频率准确率和稳定度提出了极高的要求. 随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求。
晶体振荡器的高准确度和高稳定度早已被人们认识，成为各种电子系统的必选部件。
但是晶体振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。
锁相频率合成器通过锁相环完成频率的加、减、乘、除运算，其结构是一种闭环系统。
其主要优势在于结构简化、便于集成，且频率纯度高，目前广泛应用于各种电子系统。
直接式频率合成器中所固有的那些缺点，在锁相频率合成器中大大减少。
本次实验利用SystemView实现通信系统中锁相频率合成器的仿真，并对结果进行了分析。
基本锁相环、锁相式数字频率合成器系统实验
2006-11-2
实验目的
1. 加深对基本锁相环工作原理的理解 2. 熟悉锁相式数字频率合成器的电路组成与工作原理
2006-11-2
实验设备
1. 实验仪器仪表 • +5V稳压电源 稳压电源 • 示波器 • 信号发生器（频率计） 信号发生器（频率计） • 通信实验系统实验箱
2006-11-2
原始数据要求 原始数据要求
1. 记录观察同步、跟踪和捕捉过程时的各三组输入输出频率值 记录观察同步、 2. 原始数据记录同步带和捕捉带的上下限频率值 3. 原始数据记录不同分频比下的频率值 4. 原始数据记录最大最小分频比
2006-11-2
实验报告要求 实验报告要求
1. 简略讲述数字锁相环的原理及其在频率合成上的应用依据 2. 给出基本锁相环和数字频率合成器的原理框图 3. 分析实验所观察到的同步、跟踪和捕捉过程 分析实验所观察到的同步、 4. 计算同步带宽和捕获带宽，并比较两者 计算同步带宽和捕获带宽， 5. 根据实验结果给出分频比和输出频率的关系式 6. 完成思考题 ：在基本锁相环电路中，若要扩大捕捉带，可采用 完成思考题2：在基本锁相环电路中，若要扩大捕捉带， 什么措施？ 什么措施？
TP403 TP402 SW401 SW402 SW403
2006-11-2
实验内容
一、基本锁相环实验
1. 观察同步：SW401和SW402置为 ，SW403置为 ；按下K2、K100、K400；按 观察同步： 和 置为000， 置为001；按下 、 、 ； 置为 置为 开始” “开始”和“VCO”，直到显示“4”；K402接1-2，K401接2-3，此时用信号源产生 ，直到显示“ ； 接 ， 接 ， 50kHz的方波信号，在TP401处观察输入波形，在TP402处观察 的方波信号， 处观察输入波形， 处观察VCO输出波形。 输出波形。 的方波信号 处观察输入波形 处观察 输出波形 观察跟踪：在上述的基础上改变信号源的输出频率，在TP402处观察输出频率。 观察跟踪：在上述的基础上改变信号源的输出频率， TP402处观察输出频率。 观察捕捉：调节信号源输出 观察捕捉：调节信号源输出2MHz，调节信号源直至环路入锁。 ，调节信号源直至环路入锁。 测试同步带和捕捉带，计算带宽：调节信号源输出50kHz， 测试同步带和捕捉带，计算带宽：调节信号源输出 ， 增加信号源输出频率直至环路失锁，此时的输入频率即同步带的最高频率； ① 增加信号源输出频率直至环路失锁，此时的输入频率即同步带的最高频率； 减小信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最高频率； ② 减小信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最高频率； 继续减小输入频率直至环路失锁，此时的输入频率即同步带的最低频率； ③ 继续减小输入频率直至环路失锁，此时的输入频率即同步带的最低频率； 增加信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最低频率。 ④ 增加信号源输出频率直至环路锁定，此时的输入频率即捕捉带的最低频率。
集成电路课程设计——锁相环CD4046设计频率合成器
集成电路课程设计一-锁相环CD4046设计频率合成器学号：110800316 姓名：苏毅坚指导老师：罗国新2011年1月锁相环CD4046设计频率合成器实验目的：设计一个基于锁相环CD4046设计频率合成器范围是10k〜100K,步进为1K设计和制作步骤：确定电路形式，画出电路图。
计算电路元件参数并选取元件O组装焊接电路。
调试并测量电路性能。
确定电路组成方案原理框图如下，锁相环路对稳定度的参考振动器锁定，环内串接可编程的分频器，通过改变分频器的分配比N,从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率n,经固定分频后（M分频）得到基准频率fi，，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：n/M=fF=f2/N 故f2=N『l （Fl为基准频率）当N变化时，就可以得到一系列的输出频率f2o设计方法（一）、振荡源的设计用CMOS与非门和1M晶体组成1MHz振荡器，如图14。
图中Rf使F1工作于线性放大区。
晶体的等效电感，Cl> C2构成谐振回路。
C1、C2可利用器件的分布电容不另接。
Fl、F2、F3 使用CD4049o（二）、N分频的设计N分频采用CD40103进行分频。
CD40103是BCD码8位分频器。
采用8位拨码开关控制分频大小。
输入的二进制大小即为分频器N分频。
图中RP1为1K排阻（三）、1KHZ标准信号源设计（即M分频的设计）根据4518的输出波形图，可以看出4518包含二分频、四分频、十分频，用二片CD4518 （共4个计数器）组成一个1000分频器，也就是三个十分频器，这样信号变为2Khz.再经过双D触发器，这样就可把2MHz的晶振信号变成500hz 的标准信号。
如下图所示：（四）4046锁相环的设计锁相环4046为主芯片。
电路图如下：500Hz信号从14脚输入。
3脚4脚接N分频电路，即40103分频电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《高频电子线路技术》设计报告设计时间：2015年1月5日~2015年1 月9日班级：2013级应用电子技术3班姓名：***报告页数：34 页广东工业大学课程设计报告设计题目利用锁相环设计制作频率合成器学院信息工程学院专业应用电子技术班3班学号########姓名*** (合作者########号***)成绩评定_______教师签名_______目录设计任务 (4)设计要求 (4)设计方案及比较 (4)系统电路设计及参数计算 (12)产品制作及调试 (13)电路原理图 (15)实验结果和数据处理 (18)实验测试数据 (21)问题与讨论 (23)心得体会： (25)附录 (26)参考文献 (34)设计任务：1、熟悉锁相环和频率合成器的基本结构原理，熟悉相关芯片的性能参数及使用方法。
2、利用锁相环设计的频率合成器，当输入频率100Hz时，用一片CD4046、三片CD4522时，实现输出100Hz~99.9kHz。
设计要求：1、测VCO曲线，即压控振荡器曲线；2、测VCO中心频率f。
；3、测VCO增益：K=△f/△V；4、测锁相环锁定范围：f L~f H；5、求频率合成器的阶数。
设计方案及比较（设计可行性分析）1~999可变分频器方案方案一：采用三级74HC160十进制同步加法计数器进行1~999任意可变分频。
采用置数法分频。
其优点是74HC160常用，且价格相对较低。
其缺点是74HC160为同步置数，电路实现和拨码置数的计算较为复杂。
方案二：采用CD4522十进制异步减法计数器实现1~999任意可变分频。
其缺点是新片成本相对较高，其优点是实现容易，且拨码置数比较容易。
考虑到实现的容易，选用方案二。
锁相环基本原理：锁相环（PLL）是一个相位跟踪系统。
它包括三个基本部件，鉴相器（PD）环路滤波器（LF）和压控振荡器（vco）设参考信号（1）式中ur为参考信号的幅度，ωr为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt为参考时的瞬时相位若参考信号是未调载波时，则θr(t)=θ1=常数。
设输出信号为（2）式中Uo为输出信号的振幅，ωo为压控振荡器的自由振荡角频率，θo (t)为参考信号，以其载波相位ωot为参考时的瞬时相位, 在VCO未受控制前他是常数，受控之后他是时间函数。
则两信号之间的瞬时相位差为（3）由频率和相位之间的关系可得两信号之间的瞬时频差为（4）鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。
环路滤波器的作用是滤除误差电压ud(t)中的高频成分和噪声，以保证环路所要求的性能，提高系统的稳定性。
压控振荡器受控制电压uc(t)的控制，uc(t)使压控振荡器的频率向参考信号的频率靠近，于是两者频率之差越来越小，直至频差消除而被锁定。
因此，锁相环的工作原理可简述如下：首先鉴相器把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生一个反应两信号的相位差θe(t)大小的误差电压ud(t)，ud(t)经过环路滤波器的过滤得到控制电压uc(t)。
uc(t)调整VCO的频率向参考信号的频率靠拢，直至最后两者频率相等而相位同步实现锁定锁定后两信号之间的相位差表现为一固定的稳态值。
即（5）此时，输出信号的频率已偏离了原来的自由频率ωo[控制电压uc(t)=0]时的频率，其偏移量由式（4）和式（5）得到为这时输出信号的工作频率已变为（6）。
由此可见，通过过锁相环路的相位跟踪作用，最终可以实现输出信号与参考信号同步，两者之间不存在频差而只存在很小稳态相差。
定度的参考振动器锁定，环内串接任意数值的分频器，通过改变分频器的分配比N，从而就得到N倍参考频率的稳定输出。
晶体振荡器输出的信号频率f1，经固定分频后（M分频）得到基准频率f1’，输入锁相环的相位比较器（PC）。
锁相环的VCO输出信号经可编程分频器（N分频）后输入到PC的另一端，这两个信号进行相位比较，当锁相环路锁定后得到：f1/M=f1’=f2/N 故f2=Nf’1 (f’1为基准频率)当N变化时，或者N/M变化时，就可以得到一系列的输出频率f2。
原理框图如下，锁相环路对稳系统设计总体思路系统原理框图及工作原理分析1、100Hz信号源设计（使用555定时器）555定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、单稳态触发器及施密特触发器等脉冲产生与变换电路。
它也常作为定时器广泛应用于仪器仪表、家用电器、电子测量及自动控制等方面。
555 定时器的内部电路框图如下图所示：它内部包括两个电压比较器，三个等值串联电阻，一个RS 触发器，一个放电管T 及功率输出级。
它提供两个基准电压VCC /3 和2VCC /3555 定时器的功能主要由两个比较器决定。
两个比较器的输出电压控制RS 触发器和放电管的状态。
在电源与地之间加上电压，当5 脚悬空时，则电压比较器C1 的反相输入端的电压为2VCC /3，C2 的同相输入端的电压为VCC /3。
若触发输入端TR 的电压小于VCC /3，则比较器C2 的输出为0，可使RS 触发器置1，使输出端OUT=1。
如果阈值输入端TH 的电压大于2VCC/3，同时TR 端的电压大于VCC /3，则C1 的输出为0，C2 的输出为1，可将RS 触发器置0，使输出为低电平。
它的各个引脚功能如下：1脚：外接电源负端VSS或接地，一般情况下接地。
2脚：低触发端TR。
3脚：输出端Vo4脚：是直接清零端。
当此端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。
5脚：VC为控制电压端。
若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。
6脚：高触发端TH。
7脚：放电端。
该端与放电管集电极相连，用做定时器时电容的放电。
8脚：外接电源VCC，双极型时基电路VCC的范围是4.5 ~ 16V，CMOS型时基电路VCC的范围为3 ~ 18V。
一般用5V。
下图是设计出来的方波发生电路：R3接入电路有效电阻为R3*上升时间：T1=0.693×（R1+R2+R3）×C4上升时间：T1=0.693×（R1+R3）×C4频率：f=1.44/【（R1+R2+R3+ R2）×C4】占空比：q=（R1+R2+R3*）/（R1+R2+R3*+ R2）从理论上来计算，我们是不可能得到标准的占空比为50%的方波，但是从(R1+R3*）>> R2看，我们可以认为所得到的波形是标准方波。
实测可调频率范围：74.15Hz<f<152.86Hz2、拨盘处的设计拨盘我们用的芯片是CD4522。
CD4522是一个可预置数的二一十进制1/N减计数器。
结构图如图所示。
其中Q1—Q4是计数器输出端，D1-D4是预置端，其余控制端的功能如下：PE（3）=1时，D1—D4值置进计数器EN（4）=0，且CP（6）时，计数器（Q1—Q4）减计数；CF（13）=1且计数器（Q1—Q4）减到0时，QC(12)=1Cr(10) =1时，计数器清零。
单片4522分频器，拨盘开关为BCD码开关，如当数据窗口显示3时则A和1，2相连；当显示5时，则A和14相连，其余类推。
4个100K电阻用来保证当拨盘开关为某脚不和A相连，即悬空时，为低电平。
工作过程是这样的：设拨盘开关拨到N，当某时刻PE（3）=1，则N置到IC内的计数器中，下一个CP来时，计数器减计数变为N-1，……，一直到第N个CP来时，计数器为0。
这时由于CF（13）=1，所以QC（12）=1，也即PE（3）=1又恢复到开始状态，开始一个新的循环。
很显然，每来个N个CP，QC（12）就会出现一个高电平，也就是QC（12）应是CP 的N分频信号。
所以应用以上原理，我们使用四片CD4522组成可以置900K-1M 的分频器，四个拨码开关的数值是多少，VCO输出信号的频率就是置数大小的十分之一。
3、CD4046锁相环设计与之前做过的实验原理一样，100HZ的参考信号从14脚输入，VCO OUT是4脚，把其接到N分频中的VCO OUT,而3脚的信号是N分频后的，本次选择使用的是PD2，所以14脚与3脚的信号将加到PD2进行比相，将得到的相位差转变成电压差，通过低通滤波器送到9脚，进行控制VCO的振荡频率，就是通过这个比较电压差，让VCO输出频率在一定范围内将随着输入信号的频率变化而变化。
系统电路设计及参数计算锁相环参数设计本设计中使用的是VCO震荡R2脚悬空，即R2是无穷大的，所以芯片的12脚悬空。
我们设计f的范围是0---1MHZ，中心频率通过右图来决定R1和C1的大小，把中心频率放在650KHZ，取电源电压VDD=5V。
f=100Hz，则R2=33M，但VCO频率范围应小于100Hz，取R2=∞。
综合该图及计算，最终选择了C=20pf，其次需要计算的是低通滤波器RC的参数，2fc=fmax+fmin=10kHz,2fl=fmax-fmin=99.8KHz,由若选RC组成的无源比例积分电路来做低通滤波器，则有取fr=100Hz=10fH= ，则RC=0.016（ms）。
若取C=68nF，则R≈105k。
最终取R14=100k。
这里选无源比例积分滤波器作环路滤波器,取C2=68nF，R14=100k ，R15=5.1k 。
产品制作及调试制作：在protuse里面仿真，下面是仿真图：仿真的波形：分析：从仿真波形中看出，分频器开始工作，正常分频。
但输出的信号没变，说明锁相器CD4046没有正常工作，不能进行信号相位比较后,改变输出频率的大小。
检查电路连接无误。
确认工作原理正误（无误）初步猜测仿真软件出错。
进行下一步实践验证。
画原理图—>画PCB图—>制PCB板—>元器件焊接使用DXP软件制作PCB的原理图以及布线图画出电路原理图及PCB图电路原理图PCB布线设计图焊接作品图1器件清单：名称封装数量10nf 0805贴片 1100nf 0805贴片 2+10uf 0805贴片 220p 0805贴片 168nf 0805贴片 1LED 绿色LED 1VC 排针 1GND 排针 1分频信号检测端排针 1信号选择排针 1信号输出端排针 1 47K 0805贴片 1100K 0805贴片 15K 0805贴片 1200R 0805贴片 150K 0805贴片 14.7K 0805贴片 110K 0805贴片1210K 0805贴片 1 6脚自锁开关6脚自锁开关 14位拨码器4位拨码器 3 7805 U1 1555 U2 14522 U3, U5, U6 34046 U4 1 PCB单层覆铜板10*7.5(cm*cm) 1实验结果和数据处理实验结果：检测：接上9V直流电源后，把555定时器产生出来的f i频率100Hz 的方波送入CD4046的第14脚，调CD4522各预置端，设置不同的分频比N，分别测不同分频比时CD4046的第4脚输出信号的频率f0，N从1~999时，f0都为N与f i的乘积。