一位十进制全加器

华北电力大学

一位十进制全加器

课程名称：数字电子技术基础

专业班级：电力实1201、电力实1202 指导教师：何玉钧

小组成员：朱思丞（1201）潘俊诚（1201）

陶冀（1201）曹晟哲（1202）

谢力也（1201）吴若冰（1201）

一位十进制全加器

一、Multisim简介

Multisim是一个专门用于电路设计与仿真的工具软件。它以界面形象直观、操作方便、分析功能强大、易学易用等突出优点，迅速被推广应用。Multisim仿真软件能将电路原理图的创建、电路的仿真分析及结果输出都集成在一起，并具有绘制电路图所需的元器件及其仿真测试的仪器，可以完成从电路的仿真设计到电路版图生成的全过程，从而为电子系统的设计、电子产品的开发和电子系统工程提供一种全新的手段和便捷的方法。

二、实验目的

1.掌握全加器的工作原理。

2.掌握逻辑电路图的设计思路。

3.熟练运用Multisim 软件进行电路的仿真。

4.培养所学理论联系实际，提高分析、解决计算机技术实际问题的独立工作能力。

三、一位十进制全加器设计原理

1.输入十个按键8421BCD码编码器原理

可以列些十个按键8421BCD码编码器真值表：

输入输出

S9S8S7S6S5S4S3S2S1S0A B C D GS 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 0 0 1 0 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 1

对真值表进行分析可以得知：

①该编码器为输入低电平有效；

②在按下S0~S9中任意一个键时，即输入信号中有一个为低电平时GS=1，表示有信号输入，而只有S0~S9均为高电平时GS=0，表示无信号输入，此时的输出代码0000为无效代码。

2.全加器原理

某些常用的组合逻辑电路模块已经被做成了标准化的中规模集成电路，在大规模集成电路芯片设计中，也经常把它们用作标准模块，用来设计更复杂的数字系统。两个二进制数之间的算术运算，无论是加、减、乘、除，目前在数字系统中均需要化作若干步加法运算进行。因此，加法器是构成数字系统的常见单元电路。

加法器是一种常见的组合逻辑部件，有半加器和全加器之分，它们统称为1位加法器。半加器是只考虑两个加数本身，而不考虑来自低位进位的逻辑电路，就是两个相加数最低位的加法运算。将两个多位二进制相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将对应位的被加数、加数和来自低位的进位三个数相加，这种运算称为全加，实现全加的电路称为全加器。两个数相加时，除最低位之外的其余各位均是全加运算电路。

用门电路实现两个二进制数相加并求出和的组合线路，称为一个全加器。全加器可以处理低位进位，并输出本位加法进位。根据全加器的功能，可列出它的真值表如下：

其中，A 、B 分别为加数和被加数，C i 为低位进位数，S 为本位和数（称为全加和），0C 为向高位的进位数。

由真值表填写卡诺图得输出函数表达式：

i S A B C =⊕⊕

()0i

C AB A B C =+⊕

3.集成4位超前进位加法器74HC283的原理

由全加器输出函数表达式，并考虑多位数相加，全加器的和数S i 和进位C i 的逻辑表达式为：

1i i i i S A B C -=⊕⊕

()1

i i i i i i C A B A B C -=+⊕

定义两个中间变量G i 和P i

i i i B A G = i i i B A P ⊕=

当A i =B i =1时，G i =1，C i =1，即产生进位，所以G i 称为产生变量。若P i =1，则A i B i =0，C i =C i−1，即P i =1时，低位的进位能传送到高位的进位输出端，故P i 称为传输变量。这两个变量都与进位信号无关。

将i G 和i P 带入全加器的和数S i 和进位C i 的逻辑表达式中，得

1

-⊕=i i i C P S 1

-+=i i i i C P G C

因为进位信号只与变量G i 、P i 和C −1有关，而C −1是最低位的进位信号，其值为0，所以各位的进位信号都只与两个加数有关，它们可以并行产生。用与门和或门即可实现上面所表示的超前进位产生电路。根据超前进位概念构成的集成4位加法器74HC283的功能。

4.运算电路原理

由于两个1位十进制数相加时，被加数A和加数B的取值范围是0~9，其和的取值范围是0~18，因此先把0~18的十进制数、二进制数和8421BCD码表示的值列于下表中。

十进制数二进制数8421BCD码N10C4S3S2S1S0D C D8D4D2D1

0 0 0 0 0 0 0 0 0 0 0

1 0 0 0 0 1 0 0 0 0 1

2 0 0 0 1 0 0 0 0 1 0

3 0 0 0 1 1 0 0 0 1 1

4 0 0 1 0 0 0 0 1 0 0

5 0 0 1 0 1 0 0 1 0 1

6 0 0 1 1 0 0 0 1 1 0

7 0 0 1 1 1 0 0 1 1 1

8 0 1 0 0 0 0 1 0 0 0

9 0 1 0 0 1 0 1 0 0 1

10 0 1 0 1 0 1 0 0 0 0

11 0 1 0 1 1 1 0 0 0 0

12 0 1 1 0 0 1 0 0 0 1

13 0 1 1 0 1 1 0 0 1 0

14 0 1 1 1 0 1 0 0 1 1

15 0 1 1 1 1 1 0 1 0 0

16 1 0 0 0 0 1 0 1 0 1

17 1 0 0 0 1 1 0 1 1 0

18 1 0 0 1 0 1 0 1 1 1

通过观察上表可知：

①当十进制数≤9，即二进制数≤(01001)2时，二进制码与8421BCD码相同；

②当十进制数≥10，即二进制数≥(01010)2时， 8421BCD码比二进制码