异步十进制加法计数器

5.16 虚拟实验16：异步十进制加法计数器

一、实验目的

1. 熟悉异步十进制加法计数器的工作原理及逻辑功能的测试方法。

2. 学会中规模集成电路的使用方法。

3. 掌握显示器件的使用方法。

二、实验原理

计数是一种最简单、最基本的运算，在各种数字系统中，往往需要对脉冲进行计数、分频，实现测量、运算、控制等各项功能。

计数器品种繁多，按触发器翻转情况不同可分为同步计数器和异步计数器；按计数过程中，计数器中数的增、减情况不同可分为递增（加法）、递减（减法）和可逆计数器；按计数器的进制不同又可分为二进制计数器、十进制计数器、二一十进制计数器及N进制计数器；此外还有特殊形式的寄存器型计数器等。

由若干个单元触发器，如边沿JK触发器、D触发器等可以组成任意进制的同步或异步计数器。在同步十进制计数器中，计数脉冲同时驱动各级触发器的时钟，使各级触发器同时动作，因而工作速度较快；在异步计数器中，由于各级触发器时钟不同，因而触发器工作有先有后，电路工作速度较慢。

目前中规模集成计数器品种很多，应用十分方便。除特殊需要外，已不必要用单元触发器自行设计计数器了。利用反馈复位法和已有的二进制计数器产品，便可以方便地构成任意进制的计数器。特别是利用可编进制计数器甚至不需要外加复位电路就能十分方便地构成N进制计数器。

在本次实验中选用的数字集成电路74290（T4290）是异步二—五—十进制计数器，它的外部引线排列如图5.16.1所示。

图5.16.1 异步二-五-十进制

计数器T4290外部引线排列图

其中，CLKA′和CLKB′是时钟脉冲CP0、CP1输入端；RO（1）、RO（2）是异步置0端；R9（1）、R9（2）为置9端S9（1）和S9（2）；输出端QA、QB、QC、QD即Q0、Q1、Q2、Q3端。当将Q0和

- 148 -

CP1相连，T4290是一个十进制计数器，如果Q0和CP1不连接，且以CP1作为计数脉冲输入端，则Q1、Q2、Q3就组成一个五进制计数器。Q0和Q3端脉冲信号的频率之比为5:1，而CP0和Q0端输出脉冲频率之比为2:1。因此，又把T4290称做二—五—十进制异步计数器。

三、实验内容、方法与步骤

1. 创建异步十进制计数器实验电路

（1）进入EWB5.0C用户操作界面。

（2）按图5.16.2所示电路从EWB5.0C元器件库、仪器仪表库选取相应器件和仪器，连接电路。

◆单击数字集成电路库图标，拽出742××电路图形，在其器件列表中点选74290并设置标识“异步十进制计数器T4290”。

◆单击虚拟仪器库图标，拽出逻辑信号分析仪，用来实时观察输入、输出和时钟脉冲波形以便对电路作逻辑功能分析。

◆单击信号源（电源）库图标，选取V CC直流电源，作为T4290的电源。拽取时钟脉冲源作为CP信号。

◆单击基本元器件库图标，分别拽出连接点及开关SW1、SW2。

◆单击指示器件库图标，拽出彩色指示探头四个及一只译码数码管，并分别加上标识 “Q3”、“Q2”、“Q1”、“Q0”和“译码数码管”。

◆参照图5.16.2连接EWB电路。

（3）给电路中的全部元器件参照图5.16.2进行标识和设置。

图5.16.2 异步十进制加法计数器实验电路图

- 149 -

电路图中的译码数码管，它显示的是十进制数。

电路图右边的是逻辑分析仪，双击它可以看到各个输出端的电压波形，如图5.16.3所示。

2. 异步十进制加法计数器功能测试

（1）清零功能测试

单击工具栏右边“O/I ”仿真启动按钮，运行电路。

双击电路图中的逻辑分析仪标志图形，打开其面板。实时观测逻辑分析仪显示框内的波形。 按动键盘S 键，使开关SW1的刀投向“1”端（电源高电位），即使R O （1）= R O （2）= 1，观察计数器各输出端波形及译码数码管显示的数值，是否为“0”，否则应检查电路连接状况并排除故障。

再次按动键盘S 键，使开关“S”的刀投向地端，即使R O （1） = 0，电路开始计数。

按动键盘K 键，使开关SW2的刀投向“1”端（电源高电位），即使S 9（1）= S 9（2）= 9，观察计数器各输出端波形及译码数码管显示的数值，是否为“9”，否则应检查电路连接状况并排除故障。

（2）计数功能测试

观测逻辑分析仪显示框内的计数器各输出端波形、译码数码管显示的计数数值和接在各输出端上的彩色指示探头发光状况。

按表5.16.1的要求进行填写，并画出四位同步二进制加法计数器时序图。

四、注意事项

1. 认真检查连接的电路、参数的设置，无误后再做仿真运行。

2. 清零与置9的功能是在控制开关SW1、SW2掷向高电平时有效。

Q 1Q 3Q

2Q

图5.16.3 逻辑分析仪参数设置面板及波形显示框

- 150 -

3. 为了便于观测，时钟频率不宜设置过高，图5.16.3中的波形是在CP为1Hz、逻辑分析仪的频率也为1Hz的情况下测得。

五、实验报告

1. 实验名称、目的、内容和实验电路。

2. 将测试结果填入表5.16.1内，画出异步十进制加法计数器时序图。

表5.16.1 异步十进制加法计数器

计数状况表

二进制

十进制

CP

Q3Q2Q1Q0

1

2

3

4

5

6

7

8

9

六、讨论与思考

如何创建带有进位的EWB异步十进制加法计数器电路，应注意那些问题。

- 151 -