同步七进制加法计数器——数字电子技术,..
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
成绩评定表
课程设计任务书
目录
1.课程设计的目的 (2)
2.计数器设计的总体框图 (2)
3.计数器设计过程 (2)
4.序列脉冲设计的总体框图 (5)
5.脉冲序列设计过程 (5)
6.设计的仿真电路图 (10)
7.设计的芯片原理图 (11)
8.实验仪器 (12)
9.总结与体会 (12)
10.参考文献 (13)
1课程设计的目的
1.加深对教材的理解和思考，并通过实验设计、验证正是理论的正确性。
2.学习自行设计一定难度并有用途的计数器、加法器、寄存器等。
3.检测自己的数字电子技术掌握能力。
2．计数器设计的总体框图
下图为同步七进制加法计数器示意框图
图 1
3．计数器设计过程
七进制同步加法计数器，无效态为：111
①根据题意可画出该计数器状态图：
000 001 010 011 110 101 100 图 2
②选择触发器，求时钟方程，画出卡诺图。
a.触发器：JK 边沿触发器三个
b.时钟方程：由于是同步计数器，故CP 0=CP 1=CP 2= CP
c.卡诺图如下：
七进制同步加法计数器次态卡诺图：
Q
图 3
次态Q
n 12
+的卡诺图
n
n 图 4
次态Q n 1
1+的卡诺图
n n
图 5
次态
Q
n 10
+的卡诺图
Q
图 6
③根据卡诺图写出状态方程：
状态方程： Q
n+1 2= Q n 2Q n 1+Q n
2Q n 1Q n 0
Q n+1
1 = Q n 1Q n
0+ Q n
2Q n
1Q n
Q
n+1 0
= Q n 1Q n 0+ Q n 2Q
n 0
④求驱动方程：
JK 触发器特性方程为：1
n n n Q
JQ KQ +=+
由此可以得出驱动方程：
J 2=Q n 1
Q n 0
K 2=Q
n 1 J 1=Q n 0 K 1= Q n
2Q n
J 0=Q
n 1
Q n 2
K 0=1
⑤检查电路能否自启动：
将无效态（111）代入状态方程、输出方程进行计算，
111 000
,结果为有效态，故能自启动,其状态图为： 000 001 010 011
110 101 100 图
7
⑥下图为七进制加法计数器（无效态：111）的时序图
CP Q 2 Q 1
Q 0 图8
4.序列脉冲的总体设计框图
CP C
图9
5. 序列脉冲的设计过程
①根据题意可以列出如图10的状态图：
/1 /0 /1 /0 0000 0001 0010
0011 0100
/0 /1 1001 1000 0111 0110 0101 /1 /0 /1 /0
图 10
②选择触发器，求时钟方程，输出方程和状态方程。
a.触发器：JK 边沿触发器四个
b.时钟方程：由于是同步计数器，故CP 0=CP 1=CP 2= CP 3=CP
c.输出方程的卡诺图如下：
Q
图
11
由卡诺图可得到：
C= Q n
十进制同步加法计数器次态卡诺图
Q
图 12
次态Q n 13
的卡诺图
Q
图 13
次态Q n 1
2+的卡诺图
Q
图 14
次态Q n 1
1+的卡诺图
Q
图 15
次态Q n10 的卡诺图
Q
图16 根据卡诺图写出状态方程：
Q n+10= Q n
Q n+11=Q n
3Q n
1
Q n
+Q n
1
Q n
Q n+12=Q n
2Q n
1
Q n
+Q n
2
Q n
1
+Q n
2
Q n
Q n+13=Q n
2Q n
1
Q n
Q n
3
+ Q n
Q n
3
③求驱动方程：
由特征方程Q n+1 =J Q n+KQ n可得
J0=K0=1
J1=Q n
3Q n
K1=Q n
J2=K2=Q n
1Q n
J3=Q n
2Q n
1
Q n
K3= Q n
④检查电路能否自启动：
将无效状态1010~1111状态方程和输出方程进行计算，结果如下：
/1 /0 /1 /0
1010 1011 0100 1100 1011 0100
/1 /0
1110 1111 0000
可见，在CP操作下都能回到有效状态，电路能够自启动。
6.设计的逻辑电路图
1．同步七进制加法计数器