数电期末试卷
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
数字电路考试试卷
一、填空
1. _________________________________ 在三变量逻辑函数中,有m5m6= , n M (0,1,234,5,6,7 = __________________ 。
2 •十进制数78的二进制数是____________________ ,八进制数是___________ ;十六进
制数是_____________________ 。
3•有一个六位D/A转换器,设满刻度输出为6.3伏,当输入数字量为101001时,输出模拟电压为________________________ 。
4.RO M地址为A 0〜A7 7,输出为Y 0〜Y 3,则ROM容量为_______________________ 。
二.用卡诺图法化简下列函数为最简与或式。
1. F(A,B,C,D)=' m(3,5,8,9,10,12)+' d(0,1,2,13)
2. F(A,B,C,D)= ( A+B+C+D ) ( A+B+C+D ) (A+B+C+D ) (B+C)
三.某组合电路有3个输入逻辑变量A、B、C和一个控制变量M。当M=1
时,A、B、C中有偶数个1,电路输出为1;当M=0时,A、B、C中有奇数个1,电路输出为1。
1. 请列出真值表,写出输出函数的最简与或逻辑表达式;
2. 用3-8译码器74LS138实现该电路。
四.已知JK触发器构成的电路如图所示,设Q°,Q1,Q2初态为0,试画出在CP
作用下,Q。、Q1、Q2的时序图。
五.作出下列两种情况下序列信号检测器的最简状态转换图,凡收到输入序列
101时输出就为1。
1. 规定检测的101序列不重叠;
2. 允许检测的101序列重叠。
六.下图是由8选1数据选择器和同步4位二进制计数器74161构成的循环序列为1101001左位在前)的序列信号发生器的部分连线图。
(1)试完成该电路的连线;
(2)画出计数器的状态转换图
—
S2 Q3 Q2 Q1 Q0 C
S1 74161LD
CP —>CP D3 D2 D1 D0 R d
1110
七.555定时器、计数器和集成施密特电路构成下图所示电路。
(1)说明电路各部分的功能。
(2)若集成施密特电路的V DD=10V , R1 = 100K Q , C1 = 0.01 疔,VT+=6.3V , VT- =2.7V
求V1端波形的周期T o
(3)74161芯片进位端C与其CP端脉冲的分频比是多少?
(4)若R= 30K Q , C = 0.01疔,求V O端输出脉宽T W是多少?
(5)画出V1 , 74161进位端C和v o的波形。
Vcc
八. 已知下
计L
"R O M1里存
放的
Q3 Q2 Q1 Q0 C
LD 74161 S i
Rd、.
节请问当上升沿沿触发计数器的
计
3
6555
V―5
数脉冲
0.吋
CP如图所示时,输出电压应当如何变化?在下面所给坐标图中画出输出波形。(10 分)
A2 A1 A0 D3 D2 D1 D0
0 0 0 1 0 0 0 '
0 0 1 1 1 0 0
0 1 0 1 1 1 0
0 1 1 0 1 1 1I
1 0 0 0 0 1 1
1 0 1 0 0 0 1
1 1 0 1 1 1 0
1 1 1
1 0 1 0 COUNTER ROM D/A
1
附:题中所用器件功能表: 74138(3~8译码器):G.GT^.G O
Y0 =G ・A2 *A1 * A0Y7 Y6 Y o
74LS138
G2G1G0 A2A1A0
Y7 =G *A2 *A1 * A0 74151的功能表和符号如下。(15分)
Y Y
输入使能输出
S2 S1 S0 E Y Y X X X 1 0 1 0 0 0 0 D0 D0 0 0 1 0 D 1 D1 0 1 0 0 D2 D2
0 1 1 0 D3 D3
1 0 0 0 D4 _D4 1 0 1 0 D5 D5 1 1 0 0 D6 _D6 1 1 1 0 D7 D7
功能表
74161 (四位二进制计数
器):
CP Rd S1 S2 LD 功能 C
X 0 X X X 清零0 X 1 0 1 1 :保持保持X 1 X 0 1 保持0
1 1 1 0
r置数
t 1 1 1 1 计数S2 Q3 Q2 Q1 Q0 C ■S1 74161LD > CP D3 D2 D1 D0 R d
555定时器:
输入输出
6 2 4 3 放电管
X X 0 0 导通
2
< —Vcc
3
1
v —Vcc
< 3 1 1 截止
2
> —Vcc
3
1
> —Vcc
3
1 0 导通
2
< —Vcc
3
1
> —Vcc
3
1 保持保持