音乐播放器电路设计

辽宁工业大学

电子综合设计与制作（论文）题目：乐曲播放电路CPLD实现

院（系）：电子与信息工程学院

专业班级：电子091班

学号：*********

学生姓名：***

指导教师：

教师职称：

起止时间：

课程设计（论文）任务及评语

学号090404027 学生姓名陈巧慧专业班级电子091班题目

乐曲播放电路CPLD实现

任务和要求

任务和要求：

1、基本要求：采用EDA开发系统进行乐曲播放电路的设计、仿真调试和实现。要求能进行流畅的乐曲播放。

2、提高要求：在达到基本要求的基础上，实现播放的同时用简谱的形式同步显示播放的乐曲。

指导教师评语

及成绩

平时：论文质量：答辩：

总成绩：指导教师签字：

学生签字：

年月日注：成绩：平时20% 论文质量60% 答辩20% 以百分制计算

摘要

进入二十一世纪后，随着基于CPLD的EDA技术的发展，应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制用计算机等领域的重要性日益突出。可编程逻辑器件CPLD被广泛应用。

本篇论文介绍了音乐播放器CPLD实现的设计，采用可编程逻辑器件（CPLD）EPM240T100C5作为设计的核心，主要利用VHDL语言进行编程，在CPLD内部设计音调发生器、音乐编码器模块，彩灯闪烁控制器三个模块，再配上时钟、彩灯、开关、扬声器等必要的外围电路，并配有随音乐节奏而闪烁变化的彩灯等功能的EDA应用系统。从而实现音乐播放的功能。

通过本次设计，可体现可编程逻辑器件CPLD在电子设计领域的广泛应用，设计者可以方便的设计出符合要求的芯片或应用系统。

关键词：音乐播放器；可编程逻辑器件； VHDL语言

目录

第1章绪论 (5)

1.1选题背景及意义 (5)

1.2本文研究内容 (5)

第2章乐曲播放器的总体设计 (7)

2.1MAXⅡ系列CPLD (7)

2.2设计原理及总体设计方案 (7)

第3章利用EDA软件（MAXPLUS2）设计各模块 (10)

3.1NOTETABS计数模块的设计 (10)

3.2MUXA核心选择模块设计 (11)

3.3TONETABA输出选择模块 (12)

3.4SPEAKERA信号分频模块 (13)

3.5MUSIC播放模块设计 (15)

3.6整体电路设计 (18)

第4章软件编译及仿真 (19)

4.1软件实现功能综述 (19)

4.2各模块仿真图 (19)

第5章设计总结 (22)

参考文献 (23)

附录I 整体电路图 (24)

第1章绪论

1.1选题背景及意义

随着微电子技术和计算机技术的不断发展，在涉及通信、国防、航天、工业自动化、仪器仪表等领域的电子系统设计工作中，EDA技术的含量正以惊人的速度上升，它己成为当今电子技术发展的前沿之一。EDA即电子设计自动化技术，是指以计算机为基本工作平台，融合应用电子技术、计算机技术、智能化技术的最新成果而研制成的一整套软件工具，主要能辅助进行三方面的设计工作：IC设计，电子电路设计，PCB设计。没有EDA技术的支持，想要完成一些超大规模集成电路的设计制造是不可想象的。

利用可编程逻辑器件和EDA 技术使设计方法发生了质的变化。把以前“电路设计+硬件搭试+调试焊接”转化为“功能设计+软件模拟+仿真下载”。利用EDA 开发平台，采用可编程逻辑器件CPLD／FPGA 使硬件的功能可通过编程来实现，这种新的基于芯片的设计方法能够使设计者有更多机会充分发挥创造性思维，实现多种复杂数字逻辑系统的功能，将原来由电路板设计完成的工作放到芯片的设计中进行，减少了连线和体积，提高了集成度，降低了干扰，大大减轻了电路设计和PCB设计的工作量和难度，增强了设计的灵活性，有效地提高了工作效率，增加了系统的可靠性和稳定性，提高了技术指标。

大规模可编程逻辑器件CPLD(复杂可编程逻辑器件）和FPGA(现场可编辑门阵列）是当今应用最广泛的两类可编程逻辑器件，电子设计工程师利用它可以在办公室或实验室设计出所自己所需要的专用芯片和专用产品，从而大大缩短了产品上市时间，降低了开发成本。此外，可编程逻辑器件还具有静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大的提高了电子系统设计的灵活性和通用性。

1.2本文研究内容

本文应用VHDL硬件描述语言，设计一个乐曲硬件演奏电路，它能将一首预先设置存储好的乐曲自动播放出来，除此之外，也能够通过按键的方式输入音符，使其具备简易电子琴的功能。通过此项研究，能够深切的体会利用EDA工

具开发的优越性，在此基础上，对乐曲硬件演奏电路功能进行丰富，具体一定的社会实用性。本设计的关键还是在于内部芯片的设计。由于EDA软件的功能日益强大，原来功能比较单一的软件，现在增加了很多新用途。本次设计采用的是Altera公司的CPLD芯片，利用Quartus II进行设计，其中采用软件中的集成文本编辑器，来进行VHDL语言的设计。

另外，CPLD器件的选择也是一个关键。我们拟采用CPLD通用板来设计，这样的话，包括基准时钟在内的所有芯片外的东西，都需要外部接入来完成，外围电路最常见的模拟电路，要注意的是在一些电阻和电容的取值上，要比较细心，比如说在放大器的发生模块上，要求驱动扬声器的电阻值就比较小，而且非常精确，因此可以尽量采用滑动变阻器，通过计算与调试后，得出比较精准的数据。外围电路的调试工作要配合芯片设计一起进行，这样可以调试出音乐输出的最佳状态。

第2章乐曲播放器的总体设计

2.1 MAXⅡ系列CPLD

CPLD是Complex Programmable Logic Device的缩写，它是有最早的PLD 器件发展形成的高密度可编程逻辑器件，它具有编程灵活、集成度高、设计开发周期短、适用范围宽、开发工具先进、设计制造成本低、对设计者的硬件经验要求低、标准产品无需测试、保密性强、价格大众化等特点。CPLD是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。许多公司都开发出了CPLD可编程逻辑器件。如Altera公司的MAXII器件，就是其极具代表性的一类CPLD 器件，是有史以来功耗最低、成本最低的CPLD。MAX II器件系列是一种非易失性、即用性可编程逻辑系列，它采用了一种突破性的新型CPLD架构。这种新型架构的成本是原先MAX 器件的一半，功耗是其十分之一，密度是其四倍，性能却是其两倍。MAX II CPLD是所有CPLD系列产品中成本最低、功耗最小和密度最高的器件。

2.2设计原理及总体设计方案

产生音乐的两个因素是音乐频率和音乐的持续时间，以纯硬件完成演奏电路比利用微处理器（CPU）来实现乐曲演奏要复杂的多如果不借助于功能强大的EDA工具和硬件描述语言，凭借传统的数字逻辑技术，即使最简单的演奏电路也难以实现。根据设计要求，乐曲硬件演奏电路系统主要由数控分频器和乐曲存储模块组成。数控分频器对FPGA的基准频率进行分频，得到与各个音阶对应的频率输出。乐曲存储模块产生节拍控制和音阶选择信号，即在此模块中可存放一个乐曲曲谱真值表，由一个计数器来控制此真值表的输出，而由计数器的计数时钟信号作为乐曲节拍控制信号。

1、音名与频率的关系

音乐的十二平均率规定：每两个八度音（如简谱中的中音１与高音１）之间的频率相差一倍．在两个八度音之间，又可分为十二个半音，每两个半音的频率比为4。另外，音名Ａ（简谱中的低音6）的频率为440Hz，音名B到C之间，E到F之间为半音，其余为全音，由此可以计算出简谱中从低音1到高音1之间每个音名的频率如表2.1所示。