CMOS反相器电路版图设计与仿真
MOS集成电路--CMOS反相器电路仿真及版图设计
MOS管集成电路设计题目：CMOS反相器电路仿真及版图设计*名：***学号：***********专业：通信工程指导老师：***2014年6月1日摘要本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。
主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。
集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
关键字：集成电路CMOS反相器LT SPICE LASI7目录引言 ....................................................................................................................................... - 2 -一、概述 ............................................................................................................................... - 2 -1.1MOS集成电路简介.................................................................................................... - 2 -1.2MOS集成电路分类.................................................................................................... - 2 -1.3MOS集成电路的优点................................................................................................ - 3 -二、LTspice电路仿真 .......................................................................................................... - 3 -2.1SPICE简介 ................................................................................................................... - 3 -2.2CMOS反相器LT SPICE仿真过程 ..................................................................... - 3 -2.2.1实现方案 .............................................................................................................. - 3 -2.2.2 LTspice电路仿真结果 ...................................................................................... - 5 -三、LASI版图设计 ............................................................................................................... - 5 -3.1LASI软件简介........................................................................................................ - 5 -3.2版图设计原理......................................................................................................... - 6 -3.3LASI的版图设计.................................................................................................... - 6 -四、实验结果分析 ............................................................................................................... - 8 -五、结束语 ........................................................................................................................... - 8 -参考文献 ............................................................................................................................... - 8 -引言CMOS技术自身的巨大潜力是IC高速持续发展的基础。
CMOS反相器
B
18
N阱形成的主要步骤是：
1、外延层；2、原氧化生长；3、第一层掩膜（N阱注 入）；4、N阱注入（高能）；5、退火，如下图。外延层 与衬底有完全相同的晶格结构，只是纯度更高晶格缺陷更 少。氧化层的主要 作用是：1、保护表面的外延层免受沾 污；2、阻止在注入过程中对硅片过度损伤；3、作为氧化 屏蔽层，有助于控制注入过程中杂质的注入深度。光刻胶 图形覆盖了硅片上的特定区域，将起保护起来免于离子注 入。离子注入机离化杂质原子，使其加速获得高能，选出 最恰当的元素注入，并聚焦离子成为极窄的一束，最后扫 描使硅片不受光刻胶保护的区域得到均匀掺杂。杂质离子 穿透硅的晶格结构，对其共价原子结构造成损伤，这种损 伤在以后的扩散以及退火步骤中得到修复。
源/漏（S/D）注入工艺
为了完成倒掺杂技术，用中等剂量的掺杂稍稍超过LDD的结
深，但是比最初的双阱掺杂的结深浅，上一步形成的侧墙阻止
了注入杂质侵入狭窄的沟道。N+S/D注入的主要步骤是：1、第
七层掩膜（N+S/D注入）；2、 N+S/D注入（中等能量）P+S/D
注入的步骤：1、第八层（ P+S/D 注入）；2、 P+S/D（中等能
B
SUM
≥1
COUT
B
13
---用RTL描述的一位半加器
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY HADDER IS
PORT (A,B:IN STD_LOGIC;
SO,CO:OUT STD_LOGIC);
END ENTITY HADDER;
ARCHITECTURE FH1 OF HADDER IS
MicrowindIC版图设计
Micro wind IC版图设计软件Microwind是CMOS集成电路物理层版图(Layout)设计和性能仿真软件，它包含数字和模拟元件图库、版图编辑器、参数提取分析器及版图仿真器。
使用这个软件可以十分方便地进行IC版图设计教学，对于不具备大型IC设计软件的学生是十分有用的。
Microwind具有丰富的教学信息，例如，显示PMOS和NMOS管的特性曲线、器件尺寸、工艺参数；电路中连接线的寄生参数；设计者可以方便地调节所制定的模型参数，在屏幕上直接观察模型对元件特性的影响，并交互显示辅助指导内容。
一、进入Microwind与Windows下的其他程序一样，软件安装以后，创建Microwind目录，然后双击“Microwind”图标就可以运行软件。
如图所示，主窗口由版图显示窗口、快捷图标菜单、分层调色板等几部分组成。
版图显示窗口中的网格以λ为单位，它通常固定为光刻工艺技术中最小尺寸(沟道长)的一半。
例如在0.8 μm工艺中，λ = 0.4μm。
1、设计CMOS反相器以CMOS反相器为例，通过绘制版图学习各种命令的使用。
CMOS反相器包括一个NMOS及一个PMOS晶体管，如图所示。
图标为绘制矩形图标，图标显示调色板。
首先在调色板中选多晶硅层(红色)，然后按以下步骤绘制版图：✓绘制硅栅矩形，先用鼠标点住选定的左上角，然后拖动至右下角。
✓释放鼠标器，即得到一定尺寸的硅栅矩形图，应使得矩形宽度最小为2λ，如左图所示。
✓按右图所示的比例继续绘制硅栅层。
✓选择调色板中N+扩散层(绿色)，按图(下)绘制NMOS部分。
✓选择调色板中P+扩散层(绿色，斜线)，按图(上)绘制PMOS部分。
选择调色板中N-阱层，在上图所示的P扩散层周围添置N阱，如下图所示。
2、分层结构仿真点击图标，利用鼠标画一条待观察剖面的截线，屏幕上会显示相应的分层结构图。
3、接触窗孔及金属连接线版图中各层之间是通过SiO2薄层相互绝缘的，它们通过接触孔(Via)进行连接。
CMOS反相器的版图设计
实验一：CMOS反相器的版图设计一、实验目的1、创建CMOS反相器的电路原理图Schematic、电气符号symbol以及版图layout;2、利用’gpdk090’工艺库实例化MOS管；3、运行设计规则验证Design Rule Check;DRC确保版图没有设计规则错误..二、实验要求1、打印出完整的CMOS反相器的电路原理图以及版图；2、打印CMOS反相器的DRC报告..三、实验工具Virtuoso四、实验内容1、创建CMOS反相器的电路原理图；2、创建CMOS反相器的电气符号；3、创建CMOS反相器的版图；4、对版图进行DRC验证..1、创建CMOS反相器的电路原理图及电气符号图首先创建自己的工作目录并将/home/iccad/cds.lib复制到自己的工作目录下我的工作目录为/home/iccad/iclab;在工作目录内打开终端并打开virtuoso命令为icfb &.在打开的icfb –log中选择tools->Library Manager;再创建自己的库;在当前的对话框上选择File->New->Library;创建自己的库并为自己的库命名我的命名为lab1;点击OK后在弹出的对话框中选择Attach to an exiting techfile并选择gpdk090_v4.6的库;此时Library manager的窗口应如图1所示：图1 创建好的自己的库以及inv创建好自己的库之后;就可以开始绘制电路原理图;在Library manager窗口中选中lab1;点击File->New->Cell view;将这个视图命名为invCMOS反相器..需要注意的是Library Name一定是自己的库;View Name是schematic;具体如图2所示：图2 inv电路原理图的创建窗口点击OK后弹出schematic editing的对话框;就可以开始绘制反相器的电路原理图schematic view..其中nmos宽为120nm;长为100nm.与pmos宽为240nm;长为100nm.从gpdk090_v4.6这个库中添加;vdd与gnd在analogLib这个库中添加;将各个原件用wire连接起来;连接好的反相器电路原理图如图3所示：图3 inv的电路原理图对电路原理图检查并保存左边菜单栏的第一个;check and save;接下来创建CMOS反相器的电气符号图创建电气符号图是为了之后在其他的门电路中更方便的绘制电路原理图..在菜单栏中选择design->Create cellview->From cellview;在symbol editing中编辑反相器的电气符号图;创建好的symbol如图4所示：图4 inv的电气符号图2、创建CMOS反相器的版图接下来可以创建并绘制CMOS反相器的版图;在Library Manager中选择File->new->cell view;将view name改为layout;tool改为virtuoso;具体如图5所示：图5 inv版图的创建窗口点击OK;会弹出两个对话框;一个LSW和一个layout editing在弹出来的layout editing中进行版图的绘制;利用快捷键‘i’在gpdk090_v4.6选择nmos和pmos;并将pmos摆放至nmos的上方;为方便确认各个金属或者mos管的距离或者长度;可以使用尺子作为辅助;使用快捷键’k’画一个尺子;使得nmos与pmos的源漏之间距离为0.6nm;如图6所示：图6 mos管源漏之间的距离图然后继续用尺子在nmos与pmos的正中间分别往上下延伸1.5nm;该点即为电源轨道和地轨道的中心点;轨道的宽为0.6nm;长为1.8nm;在LSW窗口中选择metal1作为电源轨道;返回layout editing窗口;使用快捷键’p’;然后设置金属的宽度;将其设置为0.6nm;接着在layout editing窗口中将轨道绘制出来;nmos与pmos 之间用poly金属层连接起来;pmos的源级用metal1金属与上层的电源轨道连接起来;nmos的源级用metal1金属与下层的电源轨道连接起来;并在vdd电源轨道上加一个M1_NWELL;在gnd轨道上加一个M1_PSUB;放置好选中并点击快捷钱’q’;将通孔个数改为3个如图7所示;将columns那一栏的1改为3;pmos及以上部分用nwell包裹起来;具体的连接如图8所示:图7 M1_NWELL的属性图8 连接好的inv版图3、设计规则检查DRC将连接好的inv版图保存;在菜单栏上选择verify->DRC;在弹出的对话框修改一些信息;如图9所示;确保路径正确;并且将Rules library前的勾选取消..图9 DRC的参数设置点击OK;验证完成并成功后会在icfb –log窗口出现如图10所示提示且版图上不会出现错误闪烁;如果有错误的话;可以在菜单栏中点击verify->markets->explain;并选中错误的地方;就会弹出详细的错误解释;然后根据提示修改错误..图10 DRC报告4、打印CMOS反相器的电路原理图以及版图在layout editing窗口的菜单栏上选择Design->plot->submit;然后再弹出来的窗口中修改参数;将header前的勾选取消;如图11所示：图11 打印参数设置继续点击Plot Options;将里面的参数修改如图12所示：图12 打印参数设置点击OK;可在自己的工作目录下找到inv.ps文件;打开文件即可看到打印出来的CMOS反相器版图;如图13所示：图13 打印出来的CMOS反相器版图同理;电路原理图也是如此打印;打印出来的CMOS反相器的电路原理图如图14所示：图14 打印出来的CMOS反相器的电路原理图。
CMOS反相器原理图版图的仿真设计
集成电路专业学年论文论文题目：CMOS反相器原理图版图设计与仿真学院：电子工程学院年级：2008级专业：集成电路设计与集成系统姓名：学号：指导教师：2011年 7月 8日摘要门电路是构成各种复杂数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。
MOS门电路：以MOS管作为开关元件构成的门电路。
MOS门电路，尤其是CMOS门电路具有制造工艺简单、集成度高、抗干扰能力强、功耗低、价格便宜等优点，得到了十分迅速的发展。
所谓CMOS (Complementary MOS)，是在集成电路设计中，同时采用两种MOS器件：NMOS和PMOS，并通常配对出现的一种电路结构。
CMOS电路及其技术已成为当今集成电路,尤其是大规模电路、超大规模集成电路的主流技术。
反相器是数字电路中的一种基本功能模块。
将两个串行反相器的输出作为一位寄存器的输入就构成了锁存器。
锁存器、数据选择器、译码器和状态机等精密数字符件都需要使用基本反相器。
因此此次针对CMOS反相器原理图、版图设计与仿真也是很有必要的自己学会了Tanner EDA软件的使用。
也进一步了解了CMOS反相器直流特性瞬态特性和版图的绘制。
关键词CMOS;反相器;Tanner EDA;设计;仿真;版图;AbstractThe complex digital circuits are constituted by the basic gate circuits,and the Gate circuits is the logic cells.Grasp at various kinds of logic gates' functions and electrical characteristics for the proper use of digital integrated circuits is essential. MOS gate[1]: The MOS tube as a switching element constitute the gate. MOS gate, especially a CMOS gate with simple manufacturing process, high integration, anti-interference ability, low power consumption, cheap, etc., has been very rapid development. The so-called CMOS (Complementary MOS), is in IC Design, while using two MOS devices: NMOS and PMOS, and the emergence of a circuit is usually paired structure. CMOS circuits and technology has become today's integrated circuits, especially large-scale circuits, VLSI mainstream technology.Inverter is a basic digital circuit modules. The two serial output of the inverter as a register input to constitute a latch. Latch, data selectors, decoders and state machines and other precision parts are required to use a few characters in the basic inverter.Therefore, the schematic for the CMOS inverter layout design and simulation is necessary to learn their own Tanner EDA software. Further understanding of the transient characteristics of CMOS inverter DC characteristics and layout drawing.Key wordsCMOS; inverter; TannerEDA; design; simulation; territory;目录摘要 (II)Abstract (III)前言 (3)第一章使用S-Edit编辑设计CMOS反相器原理图 (4)1.1绘制CMOS反相器原理图 (4)1.1.1进入S-Edit建立新文件 (4)1.1.2环境设置环境设置 (4)1.1.3编辑模块并浏览组件库 (5)1.1.4从组件库引用模块 (5)1.1.5编辑反相器 (6)1.1.6加入输入输出端口 (7)1.1.7反相器的输出成果 (7)1.2反相器瞬态分析 (8)1.2.1进入S-Edit编辑文件 (8)1.2.2输出成Spice文件 (8)1.2.3加载包含文件 (9)1.2.4插入分析设定和输出设定命令 (10)1.2.5进行模拟 (11)1.3反相器直流分析 (12)1.3.1 进入S-Edit (12)1.3.2 加入工作电源和输入直流信号 (12)1.3.3 编辑直流电压源 (13)1.3.4 输出spice文件 (13)1.3.5分析设定和输出设定 (14)1.3.6进行模拟 (115)1.3.7结果分析 (116)第二章使用S-Edit编辑设计CMOS反相器原理图 (17)2.1绘制反相器版图的前期设置工作 (17)2.1.1 打开L-Edit软件新建版图文件 (17)2.1.2 取代设定 (17)2.1.3编辑组件 (17)2.1.4设计环境设定 (17)2.2绘制反相器 (18)2.2.1 编辑PMOS (18)2.2.2 编辑NMOS (18)2.2.3 其他部分 (20)2.3使用T-Spice进行版图设计仿真 (21)结论 (22)参考文献 (23)前言CMOS结构的主要优点是电路的静态功耗非常小，电路结构简单规则，使得它可以用于大规模集成电路、超大规模集成电路。
MOS集成电路--CMOS反相器电路仿真及版图设计
MOS管集成电路设计题目：CMOS反相器电路仿真及版图设计**：***学号：***********专业：通信工程****：***2014年6月1日摘要本文介绍了集成电路设计的相关思路、电路的实现、SPICE电路模拟软件和LASI7集成电路版图设计的相关用法。
主要讲述CMOS反相器的设计目的、设计的思路、以及设计的过程，用SPICE电路设计软件来实现对反相器的设计和仿真。
集成电路反相器的实现用到NMOS和PMOS各一个，用LASI7实现了其版图的设计。
设计。
集成电路 CMOS反相器LT SPICE LASI7 关键字：集成电路目录引言 ....................................................................................................................................... - 2 -一、概述 ............................................................................................................................... - 2 -1.1MOS集成电路简介集成电路简介 .................................................................................................... - 2 -1.2MOS集成电路分类集成电路分类 .................................................................................................... - 2 -1.3MOS集成电路的优点集成电路的优点 ................................................................................................ - 3 -二、LTspice电路仿真 .......................................................................................................... - 3 -2.1SPICE简介 ................................................................................................................... - 3 -仿真过程 ..................................................................... - 3 -2.2CMOS反相器LT SPICE仿真过程2.2.1实现方案 .............................................................................................................. - 3 -2.2.2 LTspice电路仿真结果 ...................................................................................... - 5 -三、LASI版图设计 ............................................................................................................... - 5 -软件简介 ........................................................................................................ - 5 -3.1LASI软件简介版图设计原理 ......................................................................................................... - 6 -3.2版图设计原理的版图设计 .................................................................................................... - 6 -3.3LASI的版图设计四、实验结果分析 ............................................................................................................... - 8 -五、结束语 ........................................................................................................................... - 8 -参考文献 ............................................................................................................................... - 8 -引言CMOS 技术自身的巨大潜力是IC 高速持续发展的基础。
版图设计简要
3.关于SAB与HV
3.1
SAB：
SAB区是防止salicide的层次。 SILICIDE就是金属硅化物，是由金属和硅经过物理－化学反应形成的一 种化合态，其导电特性介于金属和硅之间，是用来降低POLY上的连接 电阻。而POLYCIDE和SALICIDE则是分别 指对着不同的形成SILICIDE的工艺流程，下面对这两个流程的区别简述 如下：
2.CMOS版图设计注意
2.2
版图设计注意事项
2.2.1．功率管版图设计 功率输出级的晶体管及其驱动级驱动管的宽长比 W/L 都 很大，这意味着非常长的栅连接，而多晶硅线又是高电阻， 它降低了开关性能。解决办法： （1）并联许多小的晶体管，源漏区多加接触孔； （2）环形或螺旋形连接。
3.关于SAB与HV
先把TO打开，做厚栅氧，其中场氧厚度约为3000~4000A，厚栅氧的厚 度大约在300A，然后在高压mos管的厚栅氧上做HV，主要是保护厚栅 氧，以免其在后续的工艺中受到损伤。
3.关于SAB与HV
HV作为黑板，在做完HV后，把暴露在外面的厚栅氧漂净，其中场氧也 会受到影响，但是3000~4000A的厚度被漂掉300A（厚栅氧的厚度）， 可以忽略不计。漂净后，继续淀积薄栅氧（大约100A），以此分开高压 mos管的栅氧与其他管子的栅氧。
2.CMOS版图设计注意
宽长比较大的几种管子可以采用叉指结构如图1所示，也可以使用环形 的设计方法如图2所示。在这两种方法里面，通过利用低电阻的金属线 连接短的多晶硅部分来减少栅极电阻。以上的各种方法，与工艺支持有 关。
2.CMOS版图设计注意
2.2.2.seal ring 在版图完成之后，在每个芯片四周环绕一圈seal ring可以起到保护和 隔离芯片的作用。这个seal ring 通过金属－连接孔－扩散的方式连接到 衬底并且接VSS电位。对于芯片面积小于8000um×8000um的电路，在 seal ring与主芯片之间需要10um的间隔区域，而对于芯片面积大于 8000um×8000um的电路，则需要15um的间隔区域。 2.2.3.保护环 为了减少闩锁发生，对mos管需要添加保护环，特别是I/O口的管子， 最好是加双环。添加保护环需要注意以下几个问题。 （1）对NMOS来说，加P型保护环；对于PMOS来说，加N型保护环。 （2）N型保护环必须由N阱构造通过N+扩散同VDD相连；P型保护环则 须由P阱和P+扩散同Vss相连。 （3）相同类型和不同类型的保护环之间的最小间距需要参考相应的器 件隔离规范。
TSMC工艺的_版图教程
基于0.18µm CMOS工艺全定制反相器设计前端电路设计与仿真 (2)第一节双反相器的前端设计流程 (2)1、画双反相器的visio原理图 (2)2、编写.sp文件 (2)第二节后端电路设计 (5)一、开启linux系统 (5)2、然后桌面右键重新打开Terminal (6)双反相器的后端设计流程 (7)一、schematic电路图绘制 (7)二、版图设计 (21)画版图一些技巧： (30)三、后端验证和提取 (31)第三节后端仿真 (37)其它知识 (40)前端电路设计与仿真第一节双反相器的前端设计流程1、画双反相器的visio原理图inV DDM2M3out图1.1其中双反相器的输入为in 输出为out，fa为内部节点。
电源电压V DD=1.8V，MOS 管用的是TSMC的1.8V典型MOS管(在Hspice里面的名称为pch和nch，在Cadence里面的名称为pmos2v和nmos2v)。
2、编写.sp文件新建dualinv.txt文件然后将后缀名改为dualinv.sp文件具体实例.sp文件内容如下：.lib 'F:\Program Files\synopsys\rf018.l' TT 是TSMC用于仿真的模型文件位置和选择的具体工艺角*****这里选择TT工艺角***********划红线部分的数据请参考excel文件《尺寸对应6参数》，MOS管的W不同对应的6个尺寸是不同的，但是这六个尺寸不随着L的变化而变化。
划紫色线条处的端口名称和顺序一定要一致MOS场效应晶体管描述语句：(与后端提取pex输出的网表格式相同)MMX D G S B MNAME <L=val> <W= val > <AD= val > <AS= val > <PD= val > <PS= val > <NRD= val > <NRS= val >2.1、在wind owXP开始--程序这里打开Hspice程序2.2、弹出以下画面然后进行仿真1、打开.sp 文件2、按下仿真按钮3形存放.sp 文件的地址查看波形按钮按下后弹出以下对话框单击此处如果要查看内部节点的波形，双击Top 处单击这些节点即可查看波形请单击此处的Top 查看如果要查看测量语句的输出结果请查看 .MTO 文件(用记事本打开)至此前端仿真教程结束第二节后端电路设计前序(打开Cadence软件)一、开启linux系统双击桌面虚拟机的图标选择Power on this virtual machine 开启linux之后在桌面右键选择 Open Terminal输入 xhost local：命令按回车之后输入 su xue命令按回车，这样就进入了xue用户1、输入命令加载calibre软件的license，按回车，等到出现以下画面再关闭Terminal窗口2、然后桌面右键重新打开Terminal进入学用户，开启Cadence软件，如下图然后出现cadence软件的界面关闭这个help窗口，剩下下面这个窗口，这样cadence软件就开启了[如果在操作过程中关闭了cadence，只需要执行步骤2即可，步骤1加载calibre 的license只在linux重启或者刚开启的时候运行一次就可以了。
CMOS反相器版图设计与仿真报告
CMOS反相器版图设计与仿真报告在此次实例设计中采用Tanner Pro 软件中的L-Edit组件设计CMOS反相器的版图，进而掌握L-Edit的基本功能和使用方法。
操作流程如下：进入L-Edit—>建立新文件—>环境设定—>编辑组件—>绘制多种图层形状—>设计规则检查—>修改对象—>设计规则检查—>电路转化—>电路仿真。
一、绘制反相器版图1）打开L-Edit程序，并将新文件另存以合适的文件名存储在一定的文件夹下：在自己的计算机上一定的位置处打开L-Edit程序，此时L-Edit自动将工作文件命名为Layout1.sdb 并显示在窗口的标题栏上。
而在本例中则在L-Edit文件夹中新建立“反相器版图”文件夹，并将新文件以文件名“Ex11”存与此文件夹中。
如图一所示。
图一打开L-Edit，并另存文件为Ex112）取代设定：选择File->Replace Setup命令，在弹出的对话框中单击浏览按钮，按照路径..\Samples\SPR\example1\lights.tdb找到“lights.tdb”文件，单击OK即可。
此时可将lights.tdb 文件的设定选择性的应用到目前编辑的文件中。
如图二所示。
图二取代设定3）编辑组件：L-Edit编辑方式是以组件（Cell）为单位而不是以文件为单位，一个文件中可以包含多个组件，而每一个组件则表示一种说明或者一种电路版图。
每次打开一个新文件时便自动打开一个组件并命名为“Cell0”；也可以重命名组件名。
方法是选择Cell->Rename 命令，在弹出的对话框中的Rename cell as文本框中输入符合实际电路的名称，如本设计中采用组件名“inv”即可,之后单击OK按钮。
如图三所示。
图三重命名组件为inv4）设计环境设定：绘制布局图必须要有确实的大小，因此要绘图前先要确认或设定坐标与实际长度的关系。
实验二 CMOS反相器版图设计
实验二CMOS反相器的版图设计主要内容：1．pmos1）N Well （横24纵15）2）Active（横14纵5）3) P Select（横18纵9）4）Poly（横2纵9）5) Active Contact（横2纵2）6) Metal1（横4纵4）2．Nmos1）Active（横14纵5）2) N Select（横18纵9）3）Poly（横2纵9）4) Active Contact（横2纵2）5) Metal1（横4纵4）3. 引用pmos、nmos4. 新增PMOS基板节点元件Basecontactp1）N Well （横15纵15）2）Active（横5纵5）3) N Select（横9纵9）4) Active Contact（横2纵2）5) Metal1（横4纵4）5. 新增NMOS基板节点元件Basecontactn1）Active（横5纵5）2) N Select（横9纵9）3) Active Contact（横2纵2）4) Metal1（横4纵4）6. 引用Basecontactp、Basecontactn7. 连接栅极Poly8. 连接漏极9.绘制电源线（横39纵5）10. 绘制地线（横39纵5）11.标出Vdd与GND节点12.连接电源与接触点（PMOS左边接触点与Basecontactp；连接地与接触点（NMOS左边接触点与Basecontactn。
13.加入输入端口PortA1）Poly Contact（横2纵2）2) Poly （横5纵5）3) Metal1（横10纵4）4) Via （横2纵2）----- Via在Metal1中5）Metal2（横4纵4）------ Metal2与Via、Metal1重叠14. 加入输出端口OUT1) Via （横2纵2）----- Via在Metal1中5）Metal2（横4纵4）------ Metal2与Via、Metal1重叠。
实验七反相器,二输入与非门以及二输入或非门版图设计
学号姓名
实验七1.反相器
反相器EECMOS的schematic图如下所示
其中PMOS管L=180nm W=720nm NMOS管L=180nm W=240nm
根据schematic画出的layout图如下所示
其中该版图长：2.16um 宽：4.87um
则版图面积为S=L*W=2.16*4.87=10.5192(um^2)
经过多此修改后，DRC验证如下
LVS验证如下
2.二输入与非门
二输入与非门nand2的schematic图如下所示
其中两个PMOS管的L=180nm W=720nm 两个NMOS管的L=180nm W=720nm
根据schematic图画出的layout版图如下所示
其中nand2版图的长：2.76um 宽：5.14um
则版图的面积S=L*W=2.76*5.14=14.1864（um^2）
通过改错后，DRC验证结果如下
LVS验证结果如下
3.二输入或非门
二输入或非门nor的schematic图如下所示
其中两个PMOS管的L=180nm W=2.51um 两个NMOS管的L=180nm W=500nm
由schematic图画出的layout版图如下所示
由于PMOS管的宽度较大，为了提高能通过的峰值电流，不浪费diff的面积，最大限度打满了源漏孔
其中该版图的长：2.91um 宽6.65um
则版图面积S=L*W=2.91*6.65=19.3531（um^2）
通过改错，DRC验证结果如下
LVS验证结果如下。
CMOS反相器电路版图设计与仿真
CMOS反相器电路版图设计与仿真姓名：邓翔学号：1007010033导师：马奎本组成员：邓翔石贵超王大鹏CMOS反相器电路版图设计与仿真摘要：本文是基于老师的指导下，对cadence软件的熟悉与使用，进行CMOS反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。
关键字：CMOS反相器；版图设计。
Abstract:This article is based on the teacher's guidance, familiar with cadence software and use, for CMOS inverter circuit design and circuit simulation and landscape and the landscape design of the simulation.Key word:CMOS inverter;Landscape design.一引言20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。
以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。
计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。
计算机辅助设计（Computer Aided Design，CAD）是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。
它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。
计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。
采用计算机辅助设计已是现代工程设计的迫切需要。
电子技术的发展使计算机辅助设计(CAD)技术成为电路设计不可或缺的有力工具。
CMOS反相器版图流程
m1
12
须解释的问题：
1. 有源区和场区是互补的，晶体管做在有源 区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即 无场氧化层，在这区域中可做N型和P型各种 晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是 PMOS晶体管，要由P+注入区和N+注入区那 次光刻决定。
3
CMOS反相器版图流程(2)
P diffusion
2. 有源区——做晶体管的区域（G、D、S、B区)， 封闭图形处是氮化硅掩蔽层，该处不会长场氧化层
4
CMOS反相器版图流程(3)
Poly gate
3. 多晶硅——做硅栅和多晶硅连线。 封闭图形处，保留多晶硅
5
CMOS反相器版图流程(4)
N+ implant
13
9
CMOS反相器版图流程(7)
via
7. 通孔——两层金属连线之间连接的端子
10
CMOS反相器版图流程(8)
Metal 2
8. 金属线2——做金属连线，封闭图形处保留铝
11
inverter： Schematic: Layout:
input
VDD m1 m2 GND VDD
output
GND
m2
有源区和pn注入区的关系有源区即无场氧化层在这区域中可做n型和p型各种晶体管此区一次形成
CMOS反相器 版图流程
1
CMOS反相器版图流程(1)
N well
P well
1. 阱——做N阱和P阱封闭图形， 窗口注入形成P管和N管的衬底
2
CMOS反相器版图流程(2)
N diffusion
反相器的设计与仿真
0.18umCMOS反相器的设计与仿真2016311030103 吴昊一．实验目的在SMIC 0.18um CMOS mix-signal环境下设计一个反相器，使其tpHL=tpLH，并且tp越小越好。
利用这个反相器驱动2pf电容，观察tp。
以这个反相器为最小单元，驱动6pf电容，总延迟越小越好。
制作版图，后仿真，提取参数。
二．实验原理1.反相器特性1、输出高低电平为VDD和GND,电压摆幅等于电源电压；2、逻辑电平与器件尺寸无关；3、稳态是总存在输出到电源或者地通路；4、输入阻抗高；5、稳态时电源和地没通路；2.开关阈值电压Vm和噪声容限Vm的值取决于kp/kn所以P管和N管的宽长比值不同，Vm的值不同。
增加P管宽度使Vm移向Vdd，增加N管宽度使Vm移向GND。
当Vm=1/2Vdd时，得到最大噪声容限。
要使得噪声容限最大，PMOS部分的尺寸要比NMOS大，计算结果是3.5倍，实际设计中一般是2~2.5倍。
3.反向器传播延迟优化1、使电容最小（负载电容、自载电容、连线电容）漏端扩散区的面积应尽可能小输入电容要考虑：（1）Cgs 随栅压而变化（2）密勒效应（3）自举电路2、使晶体管的等效导通电阻（输出电阻）较小：加大晶体管的尺寸（驱动能力）但这同时加大自载电容和负载电容（下一级晶体管的输入电容）3、提高电源电压提高电源电压可以降低延时，即可用功耗换取性能。
但超过一定程度后改善有限。
电压过高会引起可靠性问题.当电源电压超过2Vt 以后作用不明显.4、对称性设计要求令Wp/Wn=μp/μu 可得到相等的上升延时和下降延时，即tpHL=tpLH。
仿真结果表明：当P，N管尺寸比为1.9时，延时最小，在2.4时为上升和下降延时相等。
4.反相器驱动能力考虑1.单个反相器驱动固定负载tp0为反相器的本征延迟，S是反向尺寸与参照反相器尺寸的比值。
tp0与门的尺寸大小无关而仅与工艺及版图有关。
无负载时，增加门的尺寸不能减少延迟。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
CMO反相器电路版图设计与仿真姓名：邓翔学号：33导师：马奎本组成员：邓翔石贵超王大鹏CMO反相器电路版图设计与仿真摘要：本文是基于老师的指导下，对cade nee软件的熟悉与使用, 进行CMO反相器的电路设计和电路的仿真以及版图设计与版图验证仿真。
关键字：CMO反相器；版图设计。
Abstract：This article is based on the teacher's guida nee,familiar with cade nee software and use, for CMOS in verter circuit design and circuit simulation and Iandscape and the Iandscape design of the simulatio n.Key word : CMOS inverter;Landscape design.一引言20世纪70年代后期以来，一个以计算机辅助设计技术为代表的新的技术改革浪潮席卷了全世界，它不仅促进了计算机本身性能的进步和更新换代，而且几乎影响到全部技术领域，冲击着传统的工作模式。
以计算机辅助设计这种高技术为代表的先进技术已经、并将进一步给人类带来巨大的影响和利益。
计算机辅助设计技术的水平成了衡量一个国家产业技术水平的重要标志。
计算机辅助设计（Computer Aided Design，CAD是利用计算机强有力的计算功能和高效率的图形处理能力，辅助知识劳动者进行工程和产品的设计与分析，以达到理想的目的或取得创新成果的一种技术。
它是综合了计算机科学与工程设计方法的最新发展而形成的一门新兴学科。
计算机辅助设计技术的发展是与计算机软件、硬件技术的发展和完善，与工程设计方法的革新紧密相关的。
采用计算机辅助设计已是现代工程设计的迫切需要。
电子技术的发展使计算机辅助设计（CAD）技术成为电路设计不可或缺的有力工具。
国内外电子线路CAD软件的相继推出与版本更新，是CAD技术的应用渗透到电子线路与系统设计的各个领域，如电路图和版图的绘制、模拟电路仿真、工艺模拟与仿真、逻辑电路分析、优化设计、印刷电路板的布线等。
CAD 技术的发展使得电子线路设计的速度、质量、精确度得以保证。
顺应集成电路发展的要求，集成电路CAD确切地说是整个电子设计自动化必须要有更大的发展。
随着集成电路与计算机的迅速发展，以CAD»基础的EDA技术渗透到电子系统和专用集成电路设计的各个环节。
一个能完成比较复杂的VLSI 设计的EDA系统一般包括10-20个CADT具，涉及从高层次数字电路的自动综合、数字系统仿真、模拟电路仿真到各种不同层次的版图设计和校验工具，完成自顶向下的VLSI 设计的各个环节和全部过程。
为满足日益增大的信息处理能力的需求，主要从实现图形最小尺寸的工艺精度和提高单位面积晶体管数目的集成度两个方面来努力，还要综合考虑满足电路功能以及工作频率和功耗的性能指标。
CMO技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMO的低功耗、高速度和高集成度得到了充分的体现。
二CMOS反相器在cade nee中的电路设计与仿真CMOS反相器的工作原理及电路图：CMO反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS t串联组成。
通常P 沟道管作为负载管，N 沟道管作为输入管。
这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管中的一个总是截止的。
处理速率也能得到很好的提高，因为与NMO型和PMO型反相器相比，CMO反相器的电阻相对较低。
«1曰TL1巧——巾%首先通过vpn连接进入服务器，在服务器下面mkdir创建自己的文件夹然后在自己文件夹下使用icfb&命令打开软件。
在打开的窗口中file —>n ew—>设计电路图在打开的窗口中file —>open— >打开设计好的电路图进行电路仿真点击右上方的Tools选择Analog Environment仿真原理图。
在弹出的窗口中选择setup —>Model Library 选择模型库。
选择模型库/user2/benke1/process/csmc/6S05DPTM-ST3600/05HVCDTST3600V101。
赋值到Model Library File 中Section ( opt. )tt_5v.点击Add 添加Virtuoso* Analog Design Environment (1)Status: Ready T=27 C Simulator: spectre 4 Session Setup Analyses Variables Outputs Simulation Resilts Tools Help Design AnalysesmlLibrary inv # Type Arquments ......................................... Enable K 1r TRANCell inv JOCHtXY2View schematicDesign Variables Outputs卸# Saxe Value# NaMe/SignaL/Expr Value Plot Save March . 18Plotting mode: ReplacekL |1 _____icfb - Log: /user2/benkel /CDS.log进行仿真输入和输出，时间的设置Virtuoso* Analog Design Envi ronin ent (2)Status: Selecting outfiuts to he platted.Session SeUip Analyses Variables Outputs ^imulatiQn ResultsTools> Select on Schematic Outputs to De Plotted得到电路的仿真结果:Ta£7 c Simulatior: spectre 6HelpLibrary inv*Type Arguments . .................... ............ Enab LeCell iriv 1tran~Q~lOnyeaView schematicNcijae ValueNagine DesignAnalysesDesign Variables Outputs Design VariablesX Y z」ACPTRRN JDCOutfjuts由图可知，电路设计是正确的三CMOS 反相器版图的设计与 DRC 佥证版图设计1 !■t«R^ < F H tnn. -■ Zl C•ei 耳抨FF 軾甲片■ *11 «rtxii44«t - ud»r-ao »kmd « fer^pfiAAf ltttTtio -3b 141^4-C ■- bi.科1Q 4・L ■amr: -■ D Y 护呼■ 1 pl • 3K ：«d - D Jh> »ul_MUDd - ■HD,E H « 5Q I# *tr^p Uofi uu tjiib um tJ-M■ w ■ Hl M• 1 15L■ i TEL « ■ E IDS “ ■ 2 IM “ ・ 3 »L «* 3 tSl ■» ■斗，吋占 ■屮《54 ■> ■ E iLl 存 ■ B.妆 a -B ioa ■ * t AM MI -T K4 M -ttLL »■ -B IN M ■ B 砂s « p iiL st ■ 9 r^L rn s 附sLLit 5 m 5 IM 5 朋L $ ■・』■ B?! ■ p atulTi^fIah j uJJul J '-r r 1fl'uIJ l空w '-l l "*5195』 -n 町1-A 4E u i d - 4 5 .1 4 电I#I r - 4 E i f l 応L!国M 斗k>刖* 上桩■■li u<Hr .i >・・h ・*・・hl d > £ 2 11 4 4 n -M 电我 i X - I V 2 4 £- 4 $ C-£&^*S 4--T t54J£耳4=# t fi 4c F*T i l X !■ .1 x ~ 1 1■・iafc.| "神t rw vfi^n ZAxLlhl ^liiAExzri iMll 黑丄事.■JLIfltnnvif erw wikLpwi* tiw Total U M - c«miLxrt T OTtirsa ■*i liD ru - 门冲 r-iw,P HTStar^ Hp»ri?r ； ns 『僅“呻 |FWrP-wt Irr to- rWTLl* ・“乳冈I 用―0机 M 駅枇 ¥»LvH m ituEiLtElmmlL vt xlX:^ 3raiLanu.G p<z ■< L JE : VA I HEX I K - - ssf J .SL E .'■n^j. ■'•■? ■! "fc -^pr vr k r Ln|i giT (piE nlw ■■佃竝rd*貶1肖 vcxLni ntilis: p-ajaiewcs txi cairfLie- pj lMi.lWI WllLIkl pt Lld.kl>ah tV 4<Ml l lf在打开的窗口中file —>open— >版图文件。
同样在instanee中添加元件，设计设计版图。
元件放置好以后根据原理图设置长宽比。
位置摆放好以后选中元器件，点击Edit —>Hierarchy —>Flatte n最后得到的版图如下图:DRC 版图验证在2013— >dengxiang — >inv 目录下新建两个文件夹 mkdir gds drc 。
一个 用于放置版图的gds 文件，另一个用于放置drc 的规则文件和生成的drc 文件。
将下面目录下的文件拷到新建的drc 目录下：/user2/be nke1/process/csmc/6S05DPTM-ST3600/ V890:/user2/be nke1/process/csmc/6S05DPTMST3600/>cp /user2/be nke6/2013/de ngxia ng/i nv/drcT.trtTmudow Edh OFUME Window Edit Qpiaiti hWpIltOT-Mr 吗EOHDAT血歸 WWV Vt njiBtfct现仲 MBS ；]^iaHIWIW M]5pia^T氐柯 pfi«QLtlAr 阳血1 融Iu 鹽枫®ia隣醮 也莎颱祀网网 画HEIE 觀V MT BSSHT UAl ]M 眦邓J* 册血 MT ■鮎091凶□血;狂ft 倆■・就r ；7Tt?l [RTKStait. El*HZiai, QAT 聪 3空呼Wfl ： “庆£ 幼冃It 曲型]3/dcMiJUi jjro dic> itM 冲! GMKhd not rjjjit1：! V审血a g 咐灶[fine ■上 crrsoo 哙1讪 s 网创乂 7^ :)ljpL. zjp1"Ijib [『了丐詁JEEFU 附 讣呎iFE^r 嫩ItbDd HN1辭i 期皿踽 最y'i^-k 11；』〜••补：畑脚巧r-TMr. 0.乍皿応⑴那阿:也门：品11LJ I^C.djeJjiu-Liunu E L S L LSCL J A AI*. It 毛dfeplaZf.dn ifranOA^ l^sjittalL. ruL ittacUaA ：?. prei 五工.rul tfrsnJjTI. lf« !軸：drc rul diw 皿址■血带 icHilDeJh^retAll. nd irscUaTL m dto^-_dt-:_t.h i jdl i JEtal» tul I L E L I J TL S If 弋 中忙 riD7 thizlirt-aLni nd dranjLaT>. lvs JraruML 卜 ifracuBT^ t>i? dracnlsMi lva chacxlaTX 除fl? 血削ulXE 人i±^ul3A2,1£« dracLjJi^ pre用vi 打开修改如下：把INDISK 设置为自己的目录/user2/be nke6/2013/de ngxia ng/i nv/gds/］二T erminalJHelppmic. kgpro% 理 il st ion/ 闌戈lib coreWindow Edit Optionszuoor2/bc nite 1)152018/ CDS* 1OG *3 GT& log- CDS* loe* cdsl 二k 跪就1 NaiVCDS. log; 2 ride.Hawescian. lag V^Di/iirerS/bFnbel -cd process TOD: /Uz^rS/benPel ,巾二曲三声)Is CSftC/陋 0: /ii^er 2/ be nkel/process) cd VS9D: /uxr^/bc /procesc/c;wc> L J 6£^D™-STr600/V89 D: /uaer^/benkel /proaeas/cfwc) af 6S0CTPT —絆屈 DO V89 D : /iner^/benhel /proaeas/rflfic/6S0^DPTM^T360Q) Is 0. bwfiW®CVUDSST3600BCXalLb^GD(miandFLl?-FAB ： /0.5诡讥協国血歸T 笑00戏DC MCU 血沁ndFile-即的/ 0,5rfVX54rVlTSSl36>)OB ：DPrao&ssIfesWi>FAE]/ 05IT 心T£T 壬⑴心门/0[l]t 5ui.四 VGS 40V VDS CPIM DOT 邸 Process EEC Protection Cesini GuidelinerWTD -73兀_1_TEQF. pdfie6SW?rr-£7c6(10 rroccao 0utlinc-FA31 WTD-730ftL 」9B08[lLE ：dfHIT 兀九恥 VGf 10V 'JDS 5T26('O BCD 玉罰J L I Coirnund Fi2c-F.^bhTC-73AftLai-1506* rar LLO 7D-"Termin alWindow Edit OptionsH 已IpU ： 15： Id IWT [13 H.EA7 IWT CtDAT IWT [11O» U ['A111931.[■M20» 1.['A[12lD 11 [■*223Sr 1 [■[123» 」・ ［MSGD h ■ ['A'处P I [i^[128D ■・■［M29D ，• ■['Aqrprech^ com^ qrnju QO 弊 qiruruiJit* qrruiL stg q^rt coffin □ZSUb, GOCE* oiilLr^ Lip restart, COIDP * stop 此工 comp* Kim H19ESnsortn EA H21OI. LA H22DS1 賈H 聲 im Efi 1 VJ83 Q :/use? 2/benAe6/ 2 013/den^r lan^/inu/drc) psw psw: Coomnd rot found$8 3 (i : /卿二“氏1 ike6/ 2C13/(lei igxLtujx/lriv/iLrc) pwd ':?013/dengxiang/iiw ; dr c\J890: /u^er S/benkeG/ 2 013/dcngxian^/inv/dr c)z '「「『["「『[ ^830:/us?rybenke6/2013/dengxian^/inv/(lrc}PDRZiCULA老塞樂;^再论味柬沖帝會味之對?讚肘5水變水余常叙C 黑*!fe 讚療京ife 廉床审感球!苗痢|踪斯求钿 虑您務締鑒悔味业;J:老余鬼:帝盘弟剧柴料諫*.宋 /user2/benke6/2 剂帥 EKULA3 (REV* 4.9* 09-2005 / CUN 4 S5R4 ；(Em ：E: 26-4^3005 ) 您恤 EXEC TIME 暑』5嬲也比 MTE HETNfiME = 赠90 申曲鼻申那叩陽已斛軒曲出曲*审申$£弘出申护屮車申||•申砸申申■神 申毎申*殆申申呼申*冶耶曲爭牢申申屮i ■树外扣曲字刖卜申业越屮申*■申那积*•申疸申屮曲吩申制帕RMMG : UNIT ： 3 OPEhTED WITH STATUS ： THE FILE: INPUIINP MM NOT EXIST 13 :/岂 t /drdc_drc 」uuld 工L 丄ul| 接着将在icfb 打开的cade nee 窗口中配置stream 。