数字电子钟设计方案

数字电子钟设计方案文稿归稿存档编号：[KKUY-KKIO69-OTM243-OLUI129-G00I-FDQS58-

一、设计方案

1、总体设计方案说明及系统框图：

数字钟是计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和报时功能。一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发现胡一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态菁七段显示译码器译码，通过LED显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，控制信号灯亮灭周期。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。数字电子钟的总体框图如下图所示。

系统框图：

2、单元电路设计方案：

1）振荡器和分频器

振荡器的作用是产生时间标准信号。数字钟的精度就是主要取决于时间标准信

的频率和稳定度。所以，在实验中采用脉冲信号作为时间标准信号源。

2）计数器

根据计数周期分别组成两个60进制（秒、分）和一个24进制（时）的计数器。把它们适当连接构成秒、分、时的计数，(分计数器中分的个位和十位计数单元的状态转换和秒计数器中的是一样的，只是它要把进位信号传输给时的个位计数单元。) 实现计时功能。

①六十进制计数

由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，秒计数器应完成一分钟之内秒数目的累加，并达到60秒时产生一个进位信号，所以，选用两片74LS90组成六十进制计数器，采用反馈归零的方法来实现六十进制计数。其中，“秒”十位是六进制，“秒”个位是十进制。秒的个位计数单元为10进制计数器，当QDQCQBQA变成1010时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过1011到1111的状态，又从0000开始，如此重复。秒的十为计数单元为6进制，当QDQCQBQA变成0101时，通过与非门把它的清零端变成0，计数器的输出被置零，跳过0110到1111的状态，又从0000开始，如此就是60进制。同时秒十位上的0101时，要把进位信号传输给“分”个位的计数单元。

如图所示

六十进制电路图

②二十四进制计数

当“时”十位的QDQCＱBＱA为0000或0001时，“时”的个位计数单元是十进制计数器，当他的QDQCQBQA到1010时，通过与非门使得个位74LS90上的清零端为0，则计数器的输出直接置零，从0000有开始。当十位的QDQCQBQA为0010时，通过与非门使得该

74LS90的清零端为0，“时”的十位有重新从0000开始，此时的个位计数单元变成4进制，即当个位计数单元的QDQCQBQA为0100时，就要又从0000开始计数。这样就实现了“时”24进制的计数

二十四进制电路图

③计数器的组间级联

秒计数器与分计数器的级联：“秒”十位的QC接“分”个位的输入A，74LS90是下降沿触发的，当“秒”十位的QC从1变成0时，“分”的个位触发，进行计数。

分计数器与时计数器的级联：“分”十位的QC接“时”个位的输入A，74LS90是下降沿触发的，当“分”十位的QC从1变成0时，“时”的个位触发，进行计数。

当加上校时电路时，因为有两个输入给同一个A，则这时需要用到或门。

级联电路图如下。

计数器的组间级联

3）译码器和数码显示电路

译码和数码显示电路是将数字钟的计时状态直观清晰地反映出来。可被人们的视觉器官所接受。显示器件选用LED七段数码管。在译码显示电路输出信号的驱动下，显示出清晰直观的数字符号。在实验中，可以直接连接数字电路实验箱的数码管部分。

4）校时电路

数字钟电路由于秒信号的精确性和稳定性不可能做到完全准确无误，又因为电路中其他的原因数字钟总会产生走时误差的现象。所以，电路中就应该有校准时间功能的电路。当数字钟走时出现误差时，需要校正时间。校时电路实现对“时”“分”“秒”的校准。在电路中设有正常计时和校对位置。本实验实现“时”“分”的校对。对校时的要求是，在小

时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关S1或S2为“0”或“1”时，可能会产生抖动，为防止这一情况的发生我在原本接校时脉冲的端口接到了实验装置的“单次脉冲”端口，这样既时限内了防抖动，又可以利用手动操作来完成校时。校时电路入校所示：

5）报时电路

当数字钟显示整点时，应能报时。要求当数字钟的“分”和“秒”计数器计到59分50秒时，要求每隔两秒报一次时，正好实现报整点。通过蜂鸣器，触发器，逻辑门组成的正点报时电路来报时。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。

当计数器达到59分50秒时，分、秒计数器的状态为：

QD4QC4QB4QA4=0101（分十位） QD3QC3QB3QA3=1001（分个位）

QD2QC2QB2QA2=0101（秒十位） QD1QC1QB1QA1=0000（秒个位）

前四声计数器状态发生在59分52秒，54秒，56秒，58秒之间。因此，只有秒个位的状态发生变化，而其他计数器的状态无需变化，所以可保持不变。而52秒、54秒、56秒、58秒时的秒计数器个位状态分别为

QD1QC1QB1QA1=0010（52秒） QD1QC1QB1QA1=0100（54秒）

QD1QC1QB1QA1=0110（56秒） QD1QC1QB1QA1=1000（58秒）

最后一声的各计数器状态分别如下：

QD4QC4QB4QA4=0000（分十位） QD3QC3QB3QA3=0000（分个位）

QD2QC2QB2QA2=0000（秒十位） QD1QC1QB1QA1=0000（秒个位）

所以，实验中，通过与非门将分十位的QC,QA分个位的QD,QA，秒十位的QC,QA接入与非门，秒个位也按照上述计数状态接入与非门，将与非门的全部输出接到与门的输入，将与