异或门版图设计报告

合集下载

异或门变同或门集成电路设计

异或门变同或门集成电路设计

课程设计同或门集成电路设计学生姓名:学院:专业班级:专业课程:指导教师:201 年月日1 绪论1.1 设计背景随着微电子技术的快速发展,人们生活水平不断提高,使得科学技术已融入到社会生活中每一个方面.而对于现代信息产业和信息社会的基础来讲,集成电路是改造和提升传统产业的核心技术。

随着全球信息化、网络化和知识经济浪潮的到来,集成电路产业的地位越来越重要,它已成为事关国民经济、国防建设、人民生活和信息安全的基础性、战略性产业.Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。

版图(Layout)是集成电路设计者将设计并模拟优化后的电路转化成的一系列几何图形,包含了集成电路尺寸大小、各层拓扑定义等有关器件的所有物理信息.集成电路制造厂家根据版图来制造掩膜。

版图的设计有特定的规则,这些规则是集成电路制造厂家根据自己的工艺特点而制定的.不同的工艺,有不同的设计规则.设计者只有得到了厂家提供的规则以后,才能开始设计.版图在设计的过程中要进行定期的检查,避免错误的积累而导致难以修改。

很多集成电路的设计软件都有设计版图的功能,L-Edit软件的的版图设计软件帮助设计者在图形方式下绘制版图.1.2 Tanner 软件介绍Tanner Pro 的设计流程很简单.将要设计的电路先以S—Edit编辑出电路图,再将该电路图输出成SPICE文件。

接着利用T-Spice将电路图模拟并输出成SPICE文件,如果模拟结果有错误,则回到S-Edit检查电路图,如果T—Spice 模拟结果无误,则以L-Edit进行布局图设计。

用L—Edit进行布局图设计后要以DRC功能做设计规则检查,若违反设计规则,再将布局图进行修改直到设计规则检查无误为止。

将验证过的布局图转化成SPICE文件,再利用T-Spice模拟,若有错误,再回到L-Edit修改布局图.最后利用LVS将电路图输出的SPICE文件与布局图转化的SPICE文件进行对比,若对比结果不相等,则回去修正L—Edit 或S-Edit的图。

异或门

异或门

实验七 CMOS异或门的版图设计
【1】实验名称:CMOS异或门的版图设计
【2】目的:绘制CMOS异或门的版图设计,并对其进行DRC检测和T-Spice模拟仿真。

【3】使用设备和工具:微型计算机一台;Tanner软件
【4】实验时间:2011-05-27
【5】版图设计要求:
1、在做此项目之前明确此项目设计到的技术资料,所用的工艺,此项目设计要求以及规则要求。

2、设置软件环境,即打开L_edit后一定要进行替换设置,具体操作方法见“IC版图设计—Tanner软件基本操作”。

3、设计规则与版图图层定义:弄清楚版图层次,根据工艺设计规则开始绘制版图。

4、CMOS电路图如下所示并给出输入输出端口以及电源和底线。

5、按照前述的设计方法设计出PMOS的W/L=12um/2um、NMOS的W/L=6um/2um的异或门器。

【6】电路图如下图所示:
【7】设计步骤:
1、绘制规格为W/L=12/2的PMOS管
2、新增PMOS 基板节点组件:
3、绘制规格为W/L=6/2的NMOS管
4、NMOS基板节点组件
5、输入输出端口绘制
A端输入
B端输入
F端输出
6、根据电路图的设计,将上述绘制好的图连接起来,结果如下图所示:
7、将CMOS异或门的版图转化成 T-Spice文件。

8、T-Spice模拟:
【8】实验结果如下图所示:
【9】、异或门真值表
A B F
0 0 0
0 1 1
1 0 1
1 1 0 【10】结合仿真图和真值表检测此次实验的正确性,实验证明绘制的异或门版图是正确的。

CMOS异或门集成电路课程设计报告书

CMOS异或门集成电路课程设计报告书

课程设计任务书学生:王帅军专业班级:电子1103班指导教师:封小钰工作单位:信息工程学院题目: CMOS异或门初始条件:计算机、ORCAD软件、L-EDIT软件要求完成的主要任务:(包括课程设计工作量及其技术要求,以及说明书撰写等具体要求)1、课程设计工作量:2周2、技术要求:(1)学习ORCAD和L-EDIT软件。

(2)设计一个CMOS异或门电路。

(3)利用ORCAD和L-EDIT软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。

3、查阅至少5篇参考文献。

按《理工大学课程设计工作规》要求撰写设计报告书。

全文用A4纸打印,图纸应符合绘图规。

时间安排:2014.12.29布置课程设计任务、选题;讲解课程设计具体实施计划与课程设计报告格式的要求;课程设计答疑事项。

2014.12.29-12.31学习ORCAD和L-EDIT软件,查阅相关资料,复习所设计容的基本理论知识。

2015.1.1-1.8对CMOS异或门电路进行设计仿真工作,完成课设报告的撰写。

2015.1.9 提交课程设计报告,进行答辩。

指导教师签名:年月日系主任(或责任教师)签名:年月日目录摘要 (I)Abstract (II)1绪论 (1)2 异或门介绍 (2)3仿真电路设计 (3)3.1 ORCAD软件介绍 (3)3.2仿真电路原理图 (4)3.3仿真分析 (5)4版图设计 (8)4.1 L-EDIT软件介绍 (8)4.2版图绘制 (8)4.3 CMOS异或门版图DRC检查 (10)5心得体会 (11)参考文献 (12)附录 (123)摘要性能优越的异或门是实现各种运算集成电路的基础,可广泛应用于全加器,乘法器和算术逻辑单元等电路中。

CMOS集成电路由于工艺技术的进步以及功耗低、稳定性高、抗干扰性强、噪声容限大、可适应较宽的环境温度和电源电压等一系列的优点,成为现在IC设计的主流技术。

本文首先介绍了CMOS异或门电路,紧接着介绍了ORCAD软件,并利用此软件搭建了仿真电路图,对电路进行了仿真分析。

异或门版图设计报告

异或门版图设计报告

.西安科技大学高新学院微电子专业实验报告专业:微电子班级:1001:黄升学号:1001050120指导老师:王进军设计软件:tanner软件实验目的和要求:1、掌握L-edit软件的基本设定和集成电路工艺和版图的图层关系。

2、根据性能和指标要求,明确设计要求和规则。

3、电路版图实现过程中电源线的走法。

4、掌握L-edit和S-edit仿真环境,完成异或门的仿真。

5、掌握LVS环境变量。

异或门版图的设计方法:1、确定工艺规则。

2、绘制异或门版图。

3、加入工作电源进行分析。

4、与LVS比较仿真结果。

实验内容:完成COMS异或门版图设计,COMS异或门原理如下,要求在S-edit 中画出每一电路元件,并给出输入输出端口及电源线和地线。

(一)异或逻辑关系式及真值表:F=A⊕B=A′B+ AB′(二)原理图:(三)版图:(四)仿真分析:Main circuit:Module0.include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.mdM1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uv7 Vdd Gnd 5.0v8 B Gnd pulse(0.05.00 In In 100n 200n)v9 A Gnd pulse(0.05.00 In In 100n 400n).tran In 800n.print tran v(A) v(B) v(F)End of main circuit:Module0上升沿下降沿均10nv8 B Gnd pulse(0.05.00 10In 10In 100n 200n) v9 A Gnd pulse(0.05.00 10In 10In 100n 400n)*NODE NAMEALASES* 1=Gnd(10.5,-12) * 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13).include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.md M1 F B A Vdd PMOS L=2u W=22u $(68.5 25 70.5 30)M2 3 A Vdd Vdd PMOS L=2u W=22u $(44.5 25 46.5 30)M3 F A M4 F B Gnd NMOS L=2u W=22u $(20.5 25 22.5 30)M4 F B Gnd NMOS L=2u W=22u $(68.5 -3.5 70.5 1.5)M5 3 A Gnd Gnd NMOS L=2u W=22u $(44.5 -3.5 46.5 1.5)M6 F 3 B Gnd NMOS L=2u W=22u $(21 -3.5 23 1.5)v5 Vdd Gnd 5.0v6 B Gnd pulse(0.05.00 In In 100n 400n)v7 A Gnd pulse(0.05.00 In In 100n 200n).tran In 800n.print tran v(A) v(B) v(F)用LVS对比异或门的原理图和版图是否一致原理图.spMain circuit:Module0M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24uM4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u *End of main circuit:Module0版图.spc*NODE NAMEALASES* 1=Gnd(10.5,-12)* 2=Vdd(12,37)* 4=B(15,12)* 5=A(5,13)* 6=F(72,13)M1 F B A Vdd PMOS L=2u W=22u $(68.5 25 70.5 30)M2 3 A Vdd Vdd PMOS L=2u W=22u $(44.5 25 46.5 30)M3 F A M4 F B Gnd NMOS L=2u W=22u $(20.5 25 22.5 30)M4 F B Gnd NMOS L=2u W=22u $(68.5 -3.5 70.5 1.5)M5 3 A Gnd Gnd NMOS L=2u W=22u $(44.5 -3.5 46.5 1.5)M6 F 3 B Gnd NMOS L=2u W=22u $(21 -3.5 23 1.5)设置好setup1。

数字电路实验一异或门与非门实验报告深圳大学

数字电路实验一异或门与非门实验报告深圳大学

深圳大学实验报告
课程名称:数字电路实验
实验项目名称:门电路逻辑功能及测试
学院:
指导教师:
报告人:学号:班级:
实验时间:
实验报告提交时间:
教务部制.
数据处理分析:
以A、B为自变量,Y为应变量得以下的真值表:
A B Y Uy(直流电压值)
0.148 0 0 0
3.515 1 1 0
0.128 0 0 0
3.513 0 1 1
0.122 0 0 0
0.163
1
1
1
得当A和B之中有一个或一个以上个为高电平时,Y得高电平,满足异或的逻辑功能。

根据表1得,当为高电平时,Vz在3.4到3.6V之间;当为低电平时,Vz在0.1到0.2V之间。

数据及波形记录:
S端为0电平时输入端A和输出端Y的波形:
S端为1电平时输入端A和输出端Y的波形:
注:1、报告内的项目或内容设置,可根据实际情况加以调整和补充。

日内。

10、教师批改学生实验报告时间应在学生提交实验报告时间后 2.。

集成电路课程设计报告三输入异或门电路

集成电路课程设计报告三输入异或门电路
2.000
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
异或门的应用范围广,在实际应用中可以用来实现奇偶发生器或模2加法器,
还可以用作加法器、异或密码、异或校检、异或门倍频器、可控反相器等等。虽
然异或不是开关代数的基本运算之一,但是在实际运用中我们依然会相当普遍地 使用到分立的异或门。因此,我们为了熟练了解、掌握异或门这一基本逻辑电路, 对异或门电路进行了这次课程设计。
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门(英语:Exclusive-OR gate,简称XOF^ate,又称EOF^ate、ExOF^ate)是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端,多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三 输入异或门来说,若输入为偶数(此处包括0)个高电平1,则输出为低电平0; 否则输出为高电平1。
异或门的逻辑表达式:
进一步可得到一位比较器的真值表:
A
B

二输入或门版图报告

二输入或门版图报告

1绪论1.1 设计背景随着集成电路技术的日益进步,CAD技术的应用渗透到电子线路与系统设计的各个领域,如芯片版图的绘制、电路的绘图、模拟电路仿真、逻辑电路仿真、优化设计、印刷电路板的布线等。

CAD技术的发展使得电子线路设计的速度、质量和精度得以保证。

在众多的CAD工具软件中,tanner是用来IC版图绘制软件,许多EDA系统软件的电路模拟部分是应用Spice程序来完成的,而tanner软件是一款学习阶段应用的版图绘制软件,操作简单的EDA软件。

Tanner集成电路设计软件是由Tanner Research 公司开发的基于Windows 平台的用于集成电路设计的工具软件。

该软件功能十分强大,易学易用,包括S-Edit,T-Spice,W-Edit,L-Edit与LVS,从电路设计、分析模拟到电路布局一应俱全。

其中的L-Edit版图编辑器在国内应用广泛,具有很高知名度。

L-Edit Pro是Tanner EDA软件公司所出品的一个IC设计和验证的高性能软件系统模块,具有高效率,交互式等特点,强大而且完善的功能包括从IC设计到输出,以及最后的加工服务,完全可以媲美百万美元级的IC设计软件。

L-Edit Pro包含IC设计编辑器(Layout Editor)、自动布线系统(Standard Cell Place & Route)、线上设计规则检查器(DRC)、组件特性提取器(Device Extractor)、设计布局与电路netlist的比较器(LVS)、CMOS Library、Marco Library,这些模块组成了一个完整的IC设计与验证解决方案。

L-Edit Pro丰富完善的功能为每个IC设计者和生产商提供了快速、易用、精确的设计系统。

1.2 设计目标1.用MOS场效应管实现二输入或门电路。

2.用tanner软件中的原理图编辑器S-Edit编辑反相器电路原理图。

3.用tanner软件中的W-Edit对反相器电路进行仿真,并观察波形。

三输入异或门设计论文

三输入异或门设计论文

巢湖学院《集成电路CAD》课程设计报告设计题目:三输入异或门电路设计专业班级:10微电子学号:10031050姓名:王亚北指导教师:陈初侠2013年6月20日目录一.电路逻辑功能 (3)1.1电路逻辑图 (3)1.2、真值表与表达式 (3)1.3、线路图 (4)1.4、ERC验证 (5)1.5、电路图T-SPICE以及波形图仿真 (5)二、版图设计 (6)2.1、总体版图以及DRC验证 ......................... 错误!未定义书签。

2.2、版图输出T-SPICE以及波形图仿真 (7)2.3、版图制作说明.......................................... 错误!未定义书签。

三、三输入异或门版图设计的LVS验证 (8)3.1、LVS软件的介绍 (8)3.2、LVS对比结果 ...................................... 错误!未定义书签。

四、三输入异或门版图设计问题讨论........... 错误!未定义书签。

五、结论.................................................... 错误!未定义书签。

一.电路逻辑功能1.1.电路逻辑图1.2表达式与真值表表达式:C B A ABC C B A C B A Y +++=真值表如下图B C Y F 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 11111.3线路图1.4、ERC 验证ERC: Electrical Rules Check 电气规则检查,主要是对电路原理图的电学法则进行测试,通常是按照用户指定的物理、逻辑特性经行。

通常在电路原理设计完成之后,网表文件生成之前,设计者需要进行电气法测试。

其任务是利用软件测试用户设计的电路,以便找出人为的疏忽,测试完成之后,系统还将自动生成各种可能错误的报告,同时在电路原理图的相应位置上记号,以便进行修正。

集成电路-二输入异或门的前仿设计

集成电路-二输入异或门的前仿设计

集成电路课程设计——二输入异或门的前仿设计姓名:胡国勤学号:07063211专业:电子科学与技术指导老师:蔡志民二〇一〇年十二月二十五日二输入异或门的前仿设计一、实验目的1、了解异或门的逻辑单元。

2、二输入异或门电路原理图输入方法。

3、二输入异或门的前仿设计。

二、实验原理1、异或门逻辑单元异或门逻辑功能:F=A⊕B 。

异或门逻辑符号如图1所示:图1 异或门逻辑符号异或门真值表如表一所示:表一异或门真值表A B F0 0 00 1 11 0 11 1 02、异或门功能实现当输入A与B不同时,输出F为1;当输入A与B相同时,输出F为0。

三、实验内容1、建立库文件点击运行程序,弹出运行程序窗口如图2所示。

图2 运行程序然后在运行程序窗口键入icfb后点击运行就会出现CIW(Command Interpreter Window),即命令解释窗如图3所示。

图3 CIW窗口CIW窗口是Cadence软件的控制窗口,是主要的用户界面。

从CIW窗口可以调用许多工具并完成许多任务。

CIW窗口主要包括以下几个部分:①Window Title(窗口标题栏):显示使用软件的名称及Log文件目录。

②Menu Banner(菜单栏):显示命令菜单以便使用设计工具。

③Outbut Area(输出区):显示电路图设计软件时的信息,可以调整CIW 使这个区域显示更多信息。

④Input Line(输入行):原来输入命令。

⑤Mouse Bindings Line :显示捆绑在鼠标左中右3键的快捷键。

⑥Prompt Line :标识号来自当前命令的信息。

2、创建库与视图单元点击CIW窗口的File-new-library,由此可创建库,用来存放单元视图的文件夹。

将库文件的路径设置在cadence目录下,Name栏输入库文件名001(库文件名可定义),右侧Technology File栏中选择Don’t need a techfile,由于现在只是输入原理图,因此可以不需要工艺文件,点击窗口OK,如图4所示。

与非门、或非门和异或门的版图设计

与非门、或非门和异或门的版图设计

实验四:与非门和或非门的版图设计、异或门的后仿真一、实验目的1、使用virtuoso layout XL工具创建或非门(NOR)和与非门(NAND)的电路原理图和版图;2、利用已创建好的或非门、与非门和反相器设计异或门(XOR)的电路原理图;3、对异或门提取的参数进行模拟仿真。

二、实验要求1、打印出由或非门、与非门和反相器设计成的异或门的仿真结果;2、打印出异或门的电路原理图和版图。

三、实验工具Virtuoso四、实验内容1、或非门的设计;2、与非门的设计;3、异或门的设计;4、异或门的仿真。

1、或非门的设计step1:创建或非门的电路原理图,其中,NMOS的宽度120nm为PMOS的宽度为480nm.图1 或非门的电路原理图step2:验证或非门是否可以正常工作,即创建SPICE netlist.图2 验证或非门图3验证成功产生的报告step3:创建一个layout view,并选择菜单栏上Tools->Lyaout XL,此时刚刚保存的电路原理图会自动弹出来,接着选择菜单栏上的Connectivity->Updata->Components and Nets,在弹出得对话框中修改参数,修改完成后点击OK,将会出现如下图所示布局。

图4 利用virtuoso XL工具生成的布局step4:参照前面的实验,在矩形边框内画上电源轨道和NWELL,并创建M1_PSUB 和MI_NWELL,将vdd!、gnd!移至电源轨道上,再将其他原件也移至矩形边框内。

对照电路原理图将NMOS、PMOS、电源、地、以及输入输出端口连接起来,在连线时,注意观察电路原理图,确保不会出现短路情况,连接好的版图如下图所示。

图5 连接好的或非门版图step5:对画好的版图进行DRC,成功后验证提取参数并做LVS验证,再生成网表文件。

图6 或非门版图的DRC验证图7 或非门的参数提取视图图8 或非门的LVS验证图9 或非门的网表文件2、与非门的设计与或非门的设计类似,在此不再赘述,直接给出与非门的电路原理图、版图以及DRC、LVS验证。

lab 20 异或门设计

lab 20  异或门设计

lab 20 异或门设计1.实验目的熟悉版图设计规则掌握布局布线方法熟悉数字电路版图设计方法2.实验内容原理图设计①建立库文件在CIW窗口中建立mylib库与xor2视图,打开电路原理图设计窗口。

②添加元件在analogLib库中选择5个pmos,5个nmos,vdd与vss各1个,按照图20.1添加所需元件。

③连线按图20.1完成连线。

图20.1 xor2电路原理图④添加pin添加输入pin为INA、INB;输出pin为OUT。

⑤检查检查电路结构与连线如图20.1所示,使用Check and Save图标进行查错、修改并存档。

⑥创建符号从原理图打开逻辑符号窗口如图20.2所示,参考lab2、lab3中符号创建方法,对符号进行编辑,最终形成xor2逻辑符号如图20.3所示。

1图20.2 xor2逻辑符号草图 图20.3 xor2逻辑符号 版图设计启动版图设计环境Virtuoso Layout Editor ,参考lab6、lab7、lab9中版图设计方法,完成xor2版图设计。

① 创建视图在CIW 窗口中建立design 库的xor2视图,打开Virtuoso Layout Editor 设计窗口。

② 添加元件选择并添加5个pmos 、5个nmos 的单元版图。

③ 布局布线参考电路结构的特点,直接调用设计好的单元版图,按照mos 管版图设计规则(参考lab6、lab7设计规则),考虑所有布线所需要的几何尺寸以及所在的版层,合理安置元件并完成布线。

④ 检查版图按照电路图20.1进行连线检查,连线无误后存档。

版图验证① DRC执行DRC 版图几何规则检查,查看错误并进行修改,具体方法在lab12、lab14中有详细介绍。

② Extraction提取元件与互连信息,与电路图20.1中的每个元件进行对比。

③ LVS将Extracted 视图与Schematic 视图进行LVS 对比,针对与电路不能匹配的版图部分进行查错并修改。

基于CMOS的非门异或门电路设计

基于CMOS的非门异或门电路设计

盐城工学院2015~2016学年第1学期集成电路课程设计报告题目:《基于CMOS的非门异或门电路设计》*名:**学号:02班级:B电科121学院:信息工程学院*师:**目录摘要 (1)Abstract (1)1. 设计要求 (2)2. 设计原理 (2)3. 设计思路 (4)3.1 非门电路 (4)3.2 异或门电路 (5)3.3 时间计划 (6)4. 非门异或门电路设计 (7)4.1 原理图设计 (7)4.2 仿真分析 (8)5. 版图设计 (10)5.1 PMOS管版图设计 (10)5.2 NMOS管版图设计 (13)5.3非门异或门的版图设计 (14)5.4总版图DRC检查 (16)6. 心得体会 (18)7. 课程设计总结 (18)8. 参考文献 (19)附录: (21)1. 非门电路原理图 (21)2. 异或门电路原理图 (21)3. NMOS管版图 (22)4. PMOS管版图 (23)5. 非门电路版图 (23)6. 异或门电路版图 (24)摘要本文从设计到仿真以及后面的版图制作等主要用到了Multisim软件和L-Edit软件等。

设计的题目是基于CMOS的二输入异或门电路,电路设计的思路是使用一个二输入的或非门加一个与或非门来实现二输入异或门的功能,其中电路设计部分用的是Multisim软件,仿真部分主要做的是时序仿真,后面的版图制作用的是L-Edit软件,由于版图制作只使用了一个L-Edit软件,所以版图完成之后只做了一个基本的DRC检查。

关键词:CMOS门电路、或非门、与或非门、异或门AbstractIn this paper,from design to production simulation and the back of the map,mainly use the Multisim software and L-Edit software,etc.Design the topic is based on CMOS two exclusive-orgate,circuit design train of thought is to use a two input nor gate and an and-or-not gate torealize the input exclusive-or the function of the door,the circuit design part with Multisimsoftware,main do is timing simulation,simulation of the back of the map production usingL-Edit software,due to the map making only USES a L - Edit software,so the layout is compled only done a basic DRC check.Keywords:CMOS gate,NOR gate,AND-OR-NOT gate,Exclusive-OR gate1. 设计要求1、要求:用MOS器件设计非门异或门电路。

四输入或非门版图设计

四输入或非门版图设计

四输入或非门课程设计学生姓名:专业班级:指导教师:工作单位:题目: 四输入或非门的设计初始条件:计算机、ORCAD软件,L-EDIT软件要求完成的主要任务:(包括集成电路专项实践工作量及其技术要求,以及说明书撰写等具体要求)1、集成电路专项实践工作量:1周2、技术要求:(1)学习ORCAD软件,L-EDIT软件。

(2)设计一个四输入或非门电路。

(3)利用ORCAD软件,L-EDIT软件对该电路进行系统设计、电路设计和版图设计,并进行相应的设计、模拟和仿真工作。

3、查阅至少5篇参考文献。

按《武汉理工大学课程设计工作规范》要求撰写设计报告书。

全文用A4纸打印,图纸应符合绘图规范。

时间安排:2015.6.19布置集成电路专项实践任务、选题;讲解集成电路专项实践具体实施计划与课程设计报告格式的要求;集成电路专项实践答疑事项。

2015.6.19-6.20学习ORCAD软件,L-EDIT软件,查阅相关资料,复习所设计内容的基本理论知识。

2015.6.21-6.25用ORCAD软件设计四输入或非门电路并进行仿真工作,再利用L-EDIT软件绘制其版图,完成集成电路专项实践报告的撰写。

2015.6.26 提交集成电路专项实践报告,进行答辩。

指导教师签名:年月日系主任(或责任教师)签名:年月日目录摘要 .............................................................................................................................................. Abstract . (I)1 绪论 02 四输入或非门 (1)2.1 四输入或非门的电路结构 (1)2.2 四输入或非门的电路设计与仿真 (2)2.2.1 ORCAD软件介绍 (2)2.2.2 绘制电路图 (2)2.2.3 电路仿真 (3)2.4 四输入或非门的版图绘制 (5)2.4.1 L-EDIT软件介绍 (5)2.4.2 版图绘制 (5)3 总结 (9)参考文献 (10)摘要性能优越的四输入或非门是数字电路中很常见的一种逻辑电路,可广泛应用于算术逻辑单元等电路中。

集成电路课程设计报告三输入异或门电路

集成电路课程设计报告三输入异或门电路
能参数。
二、设计原理:
异或门(英语:Exclusive-OR gate,简称XOF^ate,又称EOF^ate、ExOF^ate)是数字逻辑中实现逻辑异或的逻辑门。有多个输入端、1个输出端,多输入异或
门可由2输入异或门构成。
三输入异或门在数字集成逻辑电路中主要用来实现逻辑异或的功能。对于三 输入异或门来说,若输入为偶数(此处包括0)个高电平1,则输出为低电平0; 否则输出为高电平1。
2.000
4.3a
Select Edge to ActC nt
1.000
4.4a
Select Mi nimum Width
2.000
4.4c
Select to Select Spac ing
2.000
2.1
Active Mi nimum Width
3.000
2.2
Active to Active Spac ing
3.000
2.3a
Source/Drain Active to Well Edge
5.000
2.3b
Source/Drain Active to Well Space
5.000
2.4a
WellCo ntact(Active) to Well Edge
异或门的逻辑表达式:
进一步可得到一位比较器的真值表:
A
B
C
Y
F
0
0
0
0
1
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0

同或门版图课程设计报告

同或门版图课程设计报告

《集成电路设计》课程设计实验报告(版图设计部分)课程设计题目: CMOS结构同或门所在专业班级:电子科作者姓名:作者学号:指导老师:目录(一)概述 2 (二)设计要求 2(三)设计准备 3(四)操作步骤 4(五)有关说明 7(六)心得体会 8(一)概述集成电路是一种微型电子器件或部件。

它是采用一定的工艺,把一个电路中所需的晶体管等有源器件和电阻、电容等无源器件及布线互连在一起,制作在一小块半导体晶片上,封装在一个管壳内,执行特定电路或系统功能的微型结构;这样,整个电路的体积大大缩小,且引出线和接点的数目也可控制、大为减少,从而使电子元件向着微小型化、低功耗和高可靠性方面迈进一大步。

目前,集成电路经历了小规模集成、中规模集成、大规模集成和超大规模集成。

单个芯片上已经可以制作包含臣大数量晶体管的、完整的数字系统。

在整个集成电路设计过程中,版图设计是其中重要的一环。

它是把每个原件的电路表示转换成集合表示,同时,元件间连接的线也被转换成几何连线图形。

对于复杂的版图设计,一般把版图设计划分成若干个子版图进行设计,对每个子版图进行合理的规划和布图,子版图之间进行优化连线、合理布局,使其大小和功能都符合要求。

版图设计有特定的规则,这些规则是集成电路制造厂家根据自己的工艺特点而制定的。

不同的工艺,有不同的设计规则。

设计者只有得到了厂家提供的规则以后,才能开始设计。

在版图设计过程中,要进行定期的检查,避免错误的积累而导致难以修改。

(二)设计要求设计一个CMOS结构同或门的版图,并作DRC验证。

1.用两输入的异或门和一个非门构建。

2.异或门和非门都用CMOS结构实现。

3.利用九天EDA工具PDT画出其相应版图。

4.利用几何设计规则文件进行在线DRC验证并修改版图。

(三)操作准备版图设计实际操作之前,首先是从之前学过的版图课件了解版图的相关内容,熟练掌握了反相器的版图画法,之后按照电路图、棒状图、版图的顺序在纸上画好同或门的这些内容,检查无误后,从第十四周周一开始,在实验室画同或门版图和电路图。

利用CMOSS传输门设计异或门课程设计

利用CMOSS传输门设计异或门课程设计

利用CMOSS传输门设计异或门课程设计一、课程目标知识目标:1. 理解CMOS传输门的工作原理与电路结构,掌握其与标准逻辑门之间的关系;2. 学会利用CMOS传输门设计异或门(XOR Gate)的基本方法;3. 掌握异或门的真值表、逻辑表达式及功能特点。

技能目标:1. 能够运用所学知识,独立设计出基于CMOS传输门的异或门电路;2. 培养学生的实际操作能力,使其能够使用相关软件(如Multisim、Proteus 等)进行电路仿真;3. 提高学生的分析问题、解决问题的能力,使其在遇到类似设计题目时,能够迅速找到解决方案。

情感态度价值观目标:1. 培养学生对电子电路设计领域的兴趣,激发其学习热情;2. 增强学生的团队合作意识,使其在讨论、交流中学会倾听他人意见,提高沟通能力;3. 培养学生严谨、细心的学习态度,使其在电路设计过程中,注重每一个细节,提高作品质量。

本课程针对电子技术相关专业的高年级学生,结合课程性质、学生特点和教学要求,明确以上课程目标,旨在使学生在掌握基本理论知识的基础上,提高实践操作能力,培养创新意识和团队协作精神。

通过分解课程目标为具体的学习成果,为后续的教学设计和评估提供依据。

二、教学内容1. CMOSS传输门基本原理及电路结构分析,包括:- 传输门的工作原理;- CMOS传输门与标准逻辑门的关系;- 传输门的主要参数及性能特点。

2. 异或门(XOR Gate)基础知识,包括:- 异或门的真值表、逻辑表达式;- 异或门的功能特点及在实际电路中的应用。

3. 利用CMOS传输门设计异或门电路,包括:- 设计原理与步骤;- 电路图绘制及仿真;- 优化设计,提高电路性能。

4. 教学内容的安排与进度:- 第一阶段:CMOS传输门基本原理及电路结构分析,占用2课时;- 第二阶段:异或门基础知识,占用1课时;- 第三阶段:利用CMOS传输门设计异或门电路,占用2课时;- 第四阶段:总结与评价,占用1课时。

实验三 异或门版图设计

实验三 异或门版图设计

实验三CMOS异或门版图设计
一、实验目的
常规结构异或门和特殊六管结构异或门的区别、电路版图实现过程中源、漏共用方法、MOS管串联与并联的尺寸选择方法、L-edit软件的基本设定和集成电路工艺与版图的图层关系。

二、预习要求
1、根据性能和指标要求,明确设计要求和规则要求。

2、电路版图实现过程中电源线的走线方法
3、掌握t-sipice和w-edit仿真环境,完成版图异或门的仿真
4、掌握lvs环境变量
5、写出预习报告
三、异或门版图的设计方法
1、确定工艺规则。

2、绘制与非门版图。

3、加入工作电源进行分析
4、LVS比较
四、实验内容
完成CMOS异或门版图设计,CMOS异或门的原理图如下,要求在L-edit 工具中画出一下电路元件,并且给出输入输出端口以及电源和地线。

画出上述晶体管对应的版图,并且要求画出的版图在电学上,物理几何上,以及功能一致性上正确,版图的设计参考样式如下:
五、版图规则/一致性检查
对所设计的版图进行DRC、ERC规则检查
对所设计的版图进行LVS一致性检查
六、后仿真与改进
对于设计的版图是否能够达到优异的性能,需要通过提取版图上的寄生参数,对含有版图寄生参数的电路进行仿真才能知道,很多时候版图上错误的走线,布图方法会导致致命的错误。

对于CMOS异或版图设计,需要进行以下仿真:给CMOS异或门的输入以
不同的阶越信号的输入,观察CMOS异或门的输出信号的变化。

七、实验报告要求
实验报告包括以下内容
项目名称
已知条件和指标要求
版图设计规则
版图设计规程
规则检查、一致性比较
电路的仿真、改进和建议。

数字电路实验一异或门与非门实验报告深圳大学

数字电路实验一异或门与非门实验报告深圳大学

深圳大学实验报告课程名称:数字电路实验
实验项目名称:门电路逻辑功能及测试
学院:
指导教师:
报告人:学号:班级:实验时间:
实验报告提交时间:
教务部制
数据处理分析:
以A、B为自变量,Y为应变量得以下的真值表:
A B Y Uy(直流电压值)
0 0 0 0.148
1 0 1 3.515
0 0 0 0.128
0 1 1 3.513
0 0 0 0.122
1 1 1 0.163
得当A和B之中有一个或一个以上个为高电平时,Y得高电平,满足异或的逻辑功能。

根据表1得,当为高电平时,Vz在3.4到3.6V之间;当为低电平时,Vz在0.1到0.2V 之间。

数据及波形记录:
S端为0电平时输入端A和输出端Y的波形:
S端为1电平时输入端A和输出端Y的波形:
2、教师批改学生实验报告时间应在学生提交实验报告时间后10日内。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

西安科技大学
高新学院
微电子专业实验报告
专业:微电子
班级:1001
:黄升
学号:1001050120
指导老师:王进军
设计软件:tanner软件
实验目的和要求:
1、掌握L-edit软件的基本设定和集成电路工艺和版图的图层关系。

2、根据性能和指标要求,明确设计要求和规则。

3、电路版图实现过程中电源线的走法。

4、掌握L-edit和S-edit仿真环境,完成异或门的仿真。

5、掌握LVS环境变量。

异或门版图的设计方法:
1、确定工艺规则。

2、绘制异或门版图。

3、加入工作电源进行分析。

4、与LVS比较仿真结果。

实验容:
完成COMS异或门版图设计,COMS异或门原理如下,要求在S-edit 中画出每一电路元件,并给出输入输出端口及电源线和地线。

(一)异或逻辑关系式及真值表:F=A⊕B=A′B+ AB′
(二)原理图:
(三)版图:
(四)仿真分析:
Main circuit:Module0
.include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.md M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
v7 Vdd Gnd 5.0
v8 B Gnd pulse(0.05.00 In In 100n 200n)
v9 A Gnd pulse(0.05.00 In In 100n 400n)
.tran In 800n
.print tran v(A) v(B) v(F)
End of main circuit:Module0
上升沿下降沿均10n
v8 B Gnd pulse(0.05.00 10In 10In 100n 200n) v9 A Gnd pulse(0.05.00 10In 10In 100n 400n)
*NODE NAMEALASES
* 1=Gnd(10.5,-12)
* 2=Vdd(12,37)
* 4=B(15,12)
* 5=A(5,13)
* 6=F(72,13)
.include“E:\ProgramFiles\tannerEDA\T-Spice10.1\models\m12_125.md M1 F B A Vdd PMOS L=2u W=22u $(68.5 25 70.5 30)
M2 3 A Vdd Vdd PMOS L=2u W=22u $(44.5 25 46.5 30)
M3 F A M4 F B Gnd NMOS L=2u W=22u $(20.5 25 22.5 30)
M4 F B Gnd NMOS L=2u W=22u $(68.5 -3.5 70.5 1.5)
M5 3 A Gnd Gnd NMOS L=2u W=22u $(44.5 -3.5 46.5 1.5)
M6 F 3 B Gnd NMOS L=2u W=22u $(21 -3.5 23 1.5)
v5 Vdd Gnd 5.0
v6 B Gnd pulse(0.05.00 In In 100n 400n)
v7 A Gnd pulse(0.05.00 In In 100n 200n)
.tran In 800n
.print tran v(A) v(B) v(F)
用LVS对比异或门的原理图和版图是否一致
原理图.sp
Main circuit:Module0
M1 N3 A Gnd Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M2 F B N3 Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M3 F N3 B Gnd NMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u
M4 N3 A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M5 F B A Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u M6 F A B Vdd Vdd PMOS L=2u W=22u AD=66p PD=24u AS=66p PS=24u *End of main circuit:Module0
版图.spc
*NODE NAMEALASES
* 1=Gnd(10.5,-12)
* 2=Vdd(12,37)
* 4=B(15,12)
* 5=A(5,13)
* 6=F(72,13)
M1 F B A Vdd PMOS L=2u W=22u $(68.5 25 70.5 30)
M2 3 A Vdd Vdd PMOS L=2u W=22u $(44.5 25 46.5 30)
M3 F A M4 F B Gnd NMOS L=2u W=22u $(20.5 25 22.5 30)
M4 F B Gnd NMOS L=2u W=22u $(68.5 -3.5 70.5 1.5)
M5 3 A Gnd Gnd NMOS L=2u W=22u $(44.5 -3.5 46.5 1.5)
M6 F 3 B Gnd NMOS L=2u W=22u $(21 -3.5 23 1.5)
设置好setup1。

相关文档
最新文档