CIC积分梳状滤波器的设计
CIC滤波器的原理与设计
CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数（即抽取因子），Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的 阶数，D 为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0； 一般数字滤波器的指标：()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值 （用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=， 可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带容差(通带衰减），即，在通带，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽，红线到绿线，信号给CIC 滤 波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈； （假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带幅值容差不能太大，否则会引起高频失真；设该带容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带容差也会增大；由上面分析可知，阻带衰减和带容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带的混叠就越小，但Q越大，通带主瓣衰减也越大，所以Q不可太大，不宜超过5级。
宽带通信芯片中级联积分梳状插值滤波器的优化设计
宽带通信芯片中级联积分梳状插值滤波器的优化设计孙晨;赵毅强;刘强;李旭【摘要】级联积分梳状(CIC)滤波器由于其结构简单、高效等优点,经常作为宽带通信芯片中的抽取器或插值器.随着通信系统以及超大规模集成电路的发展,芯片集成密度越来越高,需要对芯片中关键模块积分梳状滤波器进行面积的优化.为此,设计一种应用于无线宽带射频芯片的CIC插值滤波器.通过位宽优化方法减少滤波器内部节点位宽,并在增益校正部分采用输出截位后的正则有符号数字量编码乘法代替全位宽二进制补码乘法.实验结果表明,与优化前的CIC插值滤波器相比,该滤波器的电路面积可优化58％左右.【期刊名称】《计算机工程》【年(卷),期】2015(041)008【总页数】5页(P252-255,261)【关键词】级联积分梳状插值滤波器;宽带通信芯片;位宽优化;增益校正;正则有符号数字量编码乘法;面积优化【作者】孙晨;赵毅强;刘强;李旭【作者单位】天津大学电子信息工程学院,天津300072;天津大学电子信息工程学院,天津300072;天津大学电子信息工程学院,天津300072;天津大学电子信息工程学院,天津300072【正文语种】中文【中图分类】TN471 概述现代通信系统中经常需要根据感兴趣的信号来调整采样率，一般通过抽取或插值来降低或提高采样率。
积分梳状滤波器具有结构简单、高效等优点，广泛用于多采样率系统中［1-3］，作为抽取器或插值器。
根据级联积分梳状(Cascaded Integrator Comb，CIC)滤波器理论直接设计的滤波器虽然能满足性能的要求，但是电路面积大，往往需要根据实际应用采用一定的优化方法来减小CIC 滤波器的面积。
本文针对一款无线宽带射频芯片的需求，开展CIC 插值滤波器的设计，要求数据输入速率为20 MHz、输入采样率提高10 倍、旁带抑制大于50 dB、输出波纹小于0.05 dB 并保持输入输出位宽同为12 bit。
根据文献［4］提出的CIC 滤波器设计方法设计了一种5 级、插值因子为10、延迟因子为1 的CIC插值滤波器。
cic滤波器原理详解
级联积分梳状(Cascade Integrator Comb，CIC)［1］滤波器结构简单、标准化，是高速抽取器中十分简单有效的抗混叠滤波单元，已被广泛使用于多抽样率信号处理系统中。
其组成只有积分器、加法器、寄存器，没有乘法器，使得CIC滤波器非常适合在具有较强实时性和并行处理能力的FPGA 上实现。
但是其阻带衰减和通带波纹的相互抑制限制了其滤波性能。
锐化级联积分梳状滤波器［2］、CIC 滤波器的部分锐化［3］、在CIC 滤波器级联分解的基础上级联一级余弦滤波器［4］、二级补偿CIC 滤波器( TSC －CIC)［5］、内插二阶多项式级联积分梳状滤波器(ISOP－CIC)［6］都是用来进行CIC滤波器改进的技术。
但上述CIC 滤波器的改进或只是降低了通带衰减，或只是提高了阻带衰减，或同时降低通带衰减、提高阻带衰减，但是占用硬件逻辑资源较多。
(完整版)CIC滤波器的原理与设计
CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数（即抽取因子），Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的 阶数，D 为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0； 一般数字滤波器的指标：()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值 （用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=， 可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带内容差(通带衰减），即，在通带内，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽内，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈； （假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽内的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带内幅值容差不能太大，否则会引起高频失真；设该带内容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带内容差也会增大；由上面分析可知，阻带衰减和带内容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带内的混叠就越小，但Q越大，通带内主瓣衰减也越大，所以Q不可太大，不宜超过5级。
基于FPGA的多级CIC滤波器的设计与实现
基于FPGA的多级CIC滤波器的设计与实现王璞;张玉明;田野;张坤;杨军【期刊名称】《云南大学学报：自然科学版》【年(卷),期】2018(40)4【摘要】积分梳状(CIC)滤波器是一种高效的滤波器,广泛应用于无线通信技术的数字下变频和上变频端.但传统结构的级联CIC滤波器每个寄存器的位宽是固定的,在处理低频信号会造成高频的运算带宽过大,浪费计算机硬件资源的不足.利用Hogenauer"剪除"理论对每一级的输出位宽进行截短,提高CIC滤波器的性能,通过级联多个单级CIC滤波器优化其结构,构建了多级CIC滤波器;同时利用FPGA技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点,采用Verilog HDL语言设计实现了各个模块,最终基于FPGA设计完成的多级CIC滤波器模型,不仅节约了硬件资源,还使CIC滤波器每个寄存器的位宽可变.通过Modelsim对模型进行仿真并下载到以Altera DE2的EP2C35F672C6为目标芯片验证,达到了设计要求.【总页数】6页(P676-681)【关键词】CIC滤波器;数字上变频;数字下变频;Hogenauer“剪除”理论;现场可编程门阵列(FPGA)【作者】王璞;张玉明;田野;张坤;杨军【作者单位】云南大学信息学院【正文语种】中文【中图分类】TN713【相关文献】1.基于FPGA的CIC滤波器的设计与实现 [J], 徐艳;田克纯2.多级CIC滤波器的FPGA实现 [J], 谢海霞;孙志雄3.CIC抽取滤波器的MATLAB设计及FPGA实现 [J], 杨翠娥4.基于FPGA的CIC抽取滤波器设计与实现 [J], 雷能芳5.基于FPGA的CIC滤波器优化设计与实现 [J], 许彦辉;年夫顺;张超因版权原因，仅展示原文概要，查看原文内容请购买。
cic滤波器原理详解
cic滤波器原理详解
级联积分梳状(Cascade Integrator Comb，CIC)［1］滤波器结构简单、标准化，是高速抽取器中十分简单有效的抗混叠滤波单元，已被广泛使用于多抽样率信号处理系统中。
其组成只有积分器、加法器、寄存器，没有乘法器，使得CIC滤波器非常适合在具有较强实时性和并行处理能力的FPGA 上实现。
但是其阻带衰减和通带波纹的相互抑制限制了其滤波性能。
锐化级联积分梳状滤波器［2］、CIC 滤波器的部分锐化［3］、在CIC 滤波器级联分解的基础上级联一级余弦滤波器［4］、二级补偿CIC 滤波器( TSC －CIC)［5］、内插二阶多项式级联积分梳状滤波器(ISOP－CIC)［6］都是用来进行CIC滤波器改进的技术。
但上述CIC 滤波器的改进或只是降低了通带衰减，或只是提高了阻带衰减，或同时降低通带衰减、提高阻带衰减，但是占用硬件逻辑资源较多。
CIC插值滤波器的FPGA设计与实现资料
CIC插值滤波器的FPGA设计与实现摘要：基于多速率信号处理原理，设计了用于下变频的CIC插值滤波器，由于CIC 滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现，所以本文分析了CIC滤波器的原理，性能及影响参数，借助MATLAB设计符合系统要求CIC 滤波器，并利用Modelsim软件建模仿真，验证CIC滤波器性能是否达到要求。
（一）CIC滤波器基本原理A．CIC滤波器的基本单元CIC滤波器主要由积分滤波Integrator和梳状滤波Comb两个基本单元部分构成。
典型的CIC滤波器的结构，它由两个基本单元I(积分滤波器)和C（梳状滤波器）级联构成。
本设计主要针对插值滤波器，所以插值滤波器的结构示意图如图1-1所示：图 1-1 3级级联的CIC插值滤波器结构示意图积分器和梳状滤波器之间是一个采样率转换器，对于CIC插值器而言，它完成在每一个样值后补上R-1个0值的工作，，对于CIC抽取器来说，它完成在实际的抽取工作，每R个样值中取样一个。
R（插值倍数）,M（延迟因子，一般取1或者2）以及N（级联级数）是影响CIC 滤波器的三个参数，它们的值需根据通带性能的需求而设定。
（二）CIC插值滤波器的设计流程根据CIC滤波器的原理，本设计的流程如图2-1所示：图2-1 CIC 插值滤波器的设计流程图（三）模型的建立和测试A ．位宽策略对于数字滤波器，一个不得不考虑的问题是为防止溢出每一级所需的位宽。
对于抽取器来说，CIC 滤波器的输出增益为(*)NG R M = （3-1）所以，在全精度的情况下，最后一级输出的位宽为2log (*)out in B B N R M =+ （3-2）其中in B 表示输入数据的宽度，为了保证精度，每一个积分器和梳状滤波器的输入输出位宽都为out B 。
对于插值器而言，输出增益为212,1,2,....2(*)/,1, 2......2i i N i N i N G R M R i N N N --⎛⎫== ⎪ ⎪=++⎝⎭ （3-3）因此，第i 级为避免溢出所需要的位宽为2log ()i in i W B G =+ （3-4）最后一级输出位宽为22log (*)log out in B B N R M R=+- （3-5）在实际当中，当差分延时M=1时，为保证稳定，所有积分器的位宽在理论值的基础上加一。
宽带通信芯片中级联积分梳状插值滤波器的优化设计
宽带通信芯片中级联积分梳状插值滤波器的优化设计
孙晨;赵毅强;刘强;李旭
【期刊名称】《计算机工程》
【年(卷),期】2015(041)008
【摘要】级联积分梳状(CIC)滤波器由于其结构简单、高效等优点,经常作为宽带通信芯片中的抽取器或插值器.随着通信系统以及超大规模集成电路的发展,芯片集成密度越来越高,需要对芯片中关键模块积分梳状滤波器进行面积的优化.为此,设计一种应用于无线宽带射频芯片的CIC插值滤波器.通过位宽优化方法减少滤波器内部节点位宽,并在增益校正部分采用输出截位后的正则有符号数字量编码乘法代替全位宽二进制补码乘法.实验结果表明,与优化前的CIC插值滤波器相比,该滤波器的电路面积可优化58％左右.
【总页数】5页(P252-255,261)
【作者】孙晨;赵毅强;刘强;李旭
【作者单位】天津大学电子信息工程学院,天津300072;天津大学电子信息工程学院,天津300072;天津大学电子信息工程学院,天津300072;天津大学电子信息工程学院,天津300072
【正文语种】中文
【中图分类】TN47
【相关文献】
1.级联积分梳状滤波器与DSP的实现 [J], 李强;吴顺君
2.基于FPGA的级联积分梳状滤波器设计与实现 [J], 李铜川;陈铭;薛敏彪
3.基于外推和级联积分梳状滤波器的多普勒插值方法 [J], 罗勇;吴文启;何晓峰;郭瑶
4.级联积分梳状滤波器在超声检测系统中的应用 [J], 周文佳;毛捷;冷涛;廉国选
5.可编程多级级联积分梳状内插滤波器的设计 [J], 范晓捷;王祖锦;张甘英;朱夏冰;万书芹
因版权原因，仅展示原文概要，查看原文内容请购买。
c语言实现cic梳状滤波__理论说明
c语言实现cic梳状滤波理论说明1. 引言1.1 概述CIC（Cascade Integrator-Combinator）梳状滤波器是一种常见的数字滤波器，广泛应用于信号处理领域。
它具有简单的结构和高效的运行特性，在数字信号处理中发挥着重要作用。
本文将介绍CIC梳状滤波器的原理和C语言实现原理，并讨论其在不同领域中的应用。
1.2 文章结构本文分为五个部分。
引言部分介绍了文章的背景和结构安排。
第二部分讲解了CIC梳状滤波器的原理以及C语言实现原理，并对相关算法进行了介绍。
第三部分探讨了CIC梳状滤波器在不同领域中的应用场景，包括数字信号处理、实时数据处理和音频信号处理等方面。
第四部分详细解释了如何使用C语言来实现CIC梳状滤波器，包括硬件平台准备、基本组件搭建与初始化配置以及数据输入与处理流程设计等方面内容。
最后，第五部分将对实验结果进行分析并展示其效果，并对整篇文章进行总结与展望。
1.3 目的本文的目的是介绍CIC梳状滤波器的原理和C语言实现原理，并探讨其在不同领域中的应用场景。
通过详细解释C语言实现CIC梳状滤波器的步骤，读者可以加深对该滤波器的理解，并了解如何将其应用于具体项目中。
最后，通过对实验结果进行分析与总结，读者可以评估CIC梳状滤波器在不同场景下的性能表现，并对其未来发展进行展望。
2. 理论基础：2.1 CIC梳状滤波器原理CIC（Cascade Integrator-Comb）梳状滤波器是一种常用的数字信号处理滤波器，用于对离散时间序列进行低通滤波。
它由级联部分积分器和组合部分组成。
CIC梳状滤波器的输入信号首先经过M个阶数为R的积分级，在每一级中累加了M个输入样本，然后被一个差分延时线延时M/R个采样周期。
延时后的信号经过一个减法运算，乘以一个增益因子D，并通过R级组合部分，其中每一级包含一个差分延时线和一个减法运算单元。
最终输出结果是经过R级积分之后的信号。
2.2 C语言实现原理在C语言中实现CIC梳状滤波器需要定义相应的数据结构和函数来实现不同模块之间的连接和数据处理。
cic滤波器的设计指导材料-中国传媒大学
cic滤波器的设计指导材料-中国传媒大学设计目标设计一个16倍的插值的CIC滤波器IP，名称为CIC16I。
接口如下图所示，左边为输入信号右边为输出信号，黑体表示多比特位宽。
管脚说明I/O时序说明：CIC16I所有电路位于一个时钟域中，CIC16I的输入输出数据均为时钟驱动，即输入数据DIN需要使用使能信号DINEN同步，DINEN信号为单周期有效，相邻的两个DIN输入数据需要间隔至少16个时钟周期。
每当一个有效的DIN数据进入CIC16I，经过P个时钟周期的流水延迟后（用户对P的数值没有具体要求），DIN[n]对应的16个插值结果样点数据DOUT[n,0]～DOUT[n,15]在16个时钟周期内连续输出，对于每个有效输出的DOUT[n,k]数据，DOUTEN作为其高有效单周期的驱动信号。
CIC16I的输入、输出数据均为16比特有符号数，内部节点数据宽度不限，但是要求尽量达到较高的计算精度。
设计成果设计过程完成后，应当还有以下设计资料。
⏹参考文献⏹需求分析和理论算法推导报告⏹定点算法研究及仿真结果报告⏹电路结构设计报告⏹用户手册与测试报告◆定点仿真代码◆Testbenc 代码◆RTL代码设计阶段规划整个设计流程分为资料阅读阶段，需求分析和理论算法设计与仿真阶段，定点算法设计和仿真阶段，电路RTL结构设计、验证阶段。
1 资料阅读阅读相关书籍和论文，明确以下问题：1为什么要进行数字上变频？2 CIC插值算法的优点是什么？其相应的电路结构有什么优点？3 CIC算法本身还有那些不足？有如何的改进方式？4 CIC插值算法有那些参数可以设定，这些参数设定又会影响CIC插值算法的哪些性质或结果？相应的推导公式是什么？本阶段的目标是从宏观上了解目标算法和电路的各种特性，了解各种设计相关的可调参数以及参数之间的关系。
本阶段是为后面的需求分析过程作准备。
本阶段完成后请保留相关参考文献。
除了阅读相关论文，另外推荐阅读MATLAB 的Filter Design Toolbox－Multirate Filters部分中的CIC滤波器设计相关文档。
%80种性能良好的高效CIC抽取滤波器的设计
特性在∞∈［ｏ，耳／Ｊ］内呈单调递增，正是利用ＩＳＯＰ滤 波器的这一特性来对ＣＩＣ滤波器在通带内单调衰减
进行有效补偿的。为了补偿级联ＣＩＣ抽取滤波器带内
的衰减，在区间甜∈［ｏ，丌／Ｊ］单调递增的宽度应该与
输入带宽２兀丘保持一致。 因此，可以得到，一１／２Ｌ。在设计ＩＳＯＰ滤波器
时，只需要充分考虑Ｊ满足１≤Ｊ＜１／［２正］。为了实现
表明：该设计方法使得ＣＩＣ抽取滤波器性能得到改善，实现结构高效，在实际工程中有很大的应用价值．
关键词：ＣＩＣ抽取滤波器；余弦滤波器；ＩＳＯＰ滤波器；递归结构；部分多相结构
中图分类号：ＴＮ９１１．７
文献标识码：Ａ
文章编号：１６７３—８０８Ｘ（２０１０）０２—０１１３—０５
Ｔｈｅ ｄｅｓｉｇｎｉｎｇ ｏｆ ａｎ ｅｆｆｉｃｉｅｎｔ ＣＩＣ ｄｅｃｉｍａｔｏｒ ｆｉｌｔｅｒ
２．３ 利用ＣＯＳ和ＩＳＯＰ滤波器对ＣＩＣ滤波器综合改进
从２．１和２．２的分析中，不难想到可以综合应用 ＣＯＳ滤波器和ＩＳＯＰ滤波器对ＣＩＣ滤波器的通带和阻 带同时进行改进。下面是抽取因子为１６，级数为２，用３ 级ＣＯＳ滤波器进行预滤波，和用ＩＳＯＰ滤波器进行补 偿的改进ＣＩＣ滤波器的幅频特性图，如图３所示。
图３不同改进方法的ＣＩＣ频谱特性
万方数据
图４解递归法的实现结构
为了解决Ｄ不满足是２的整数次幂的高效结构 实现问题，文献１－６３提出了一种分解方法，使得任意抽 取因子的ＣＩＣ滤波器都能分通过分解来逐级降低抽 取速率。假设抽取因子Ｄ＝２ＰＦ，级联数Ｒ＝ｋ，引用文 献［９］的方法（取特例Ⅳ＝Ｓ＝２）可得：
其中ＩＳＯＰ滤波器参数为：Ｉ＝ｋＤ＝１６，ｆ一一９。
从图３中可以看出：用ＣＯＳ滤波器对ＣＩＣ滤波器进行 预滤波后，其阻带得到了很大的抑制，第一旁瓣衰减 由１３．１５ ｄＢ增加到了４１．９８ ｄＢ，有了２８．８３ ｄＢ的改 善，这是相当可观的。但是也加速了通带的衰减速度， 增加了通带的不平坦度。而再利用ＩＳＯＰ滤波器进行 补偿后，通带平坦度得到了明显的改善。假设通带带 宽为０．１（在抽取滤波器场合，这个带宽已经非常宽 裕），则带内波动由２．３６ ｄＢ减少到了０．２７ ｄＢ。
FPGA的CIC滤波器的设计
基于FPGA的CIC数字滤波器的设计摘要：级联积分梳状（Cascade Integrator Comb，CIC）滤波器是数字系统中实现大采样率变化的多速率滤波器，已经证明是在高速抽取和插值系统中非常有效的单元，在数字下变频（DDC）和数字上变频（DUC）系统中有广泛的应用。
它不包含乘法器，只是由加法器，减法器和寄存器组成，而且需要的加法器的数目也减少了许多，因此CIC滤波器比FIR和IIR滤波器更节省资源，并且实现简单而高速。
本文主要讨论了CIC滤波器的基本原理和基于FPGA的仿真实现方法，具体是采用Verilog HDL语言编程，将滤波器分为积分器模块和梳状器模块2个部分，对每个模块进行具体的功能分析和设计实现，最后通过Modelsim 仿真对滤波器的性能进行分析，验证了设计的正确性。
关键词：CIC滤波器；抽取；FPGA；Verilog HDLthe Design of Cascade Integrator Comb Filter Based on FPGAAbstract:CIC (Cascade Integrator Comb, CIC) filter is a digital system to achieve large changes in multi-rate sampling rate filter, which has been proven to be a very effective unit in the high-speed extraction and interpolation system. It is widely used in the digital down conversion (DDC ) and digital up conversion (DUC) systems. It does not contain the multiplier, but just composes by adders, subtractors and registers, and the number of needing adders is reduced a lot. So it takes fewer resources than FIR filter and IIR filter. And the speed of CIC filter is very high and it is also very convenient to realize.This article discusses the basic principles of CIC filter and the simulation way based on FPGA. The modules were described with Verilog HDL. Firstly, the filter was divided into two parts which were integration module and the comb module. Then the function of each module were analyzed and designed. Finally the performance of the filter was analyzed under ModelSim and the correctness of the design was verified. Keywords：CIC filter; Decimation; FPGA; Verilog HDL1. 引言：数字滤波是数字信号分析中最重要的组成部分之一，数字滤波与模拟滤波相比，具有精度和稳定性高，系统函数容易改变，灵活性高，不存在阻抗匹配问题，便于大规模集成，可实现多维滤波等优点。
多速率采样中的CIC滤波器设计与分析
1 引 言 采样速率转换是数字信号处理领域中一个重要组成 部分 ,即要求一个数字系统能工作在多采样率状态 。多采 样率的定义就是对原始采样序列 x ( n) 直接进行再次采 样 ,以得到新的数据 。多速率采样理论以 “抽取” 和 “内插” 为基础 。抽取是降低采样率以去掉多余数据的过程 , 而内 插则是提高采样率以增加数据的过程 。在这两个过程中 都必须有数字滤波器以满足设计的需要 , 而 CIC 滤波器作 为一种高效滤波器常用于抽取或内插的实现之中 。本文 以内插过程为例 ,分析研究 CIC 滤波器实现 。 2 内插理论
N
( 4)
3 CIC 滤波器原理
CIC ( Cascade Integrator Comb) Filter , 即级联积分梳状
经推导后 , 得α a = 13. 46 N ( dB) 。可见 , N = 1 , 单级 CIC 滤 波器的旁瓣最小衰减为 13 . 46 dB , 阻带衰减很差 , 难以满 足实际需要 。当 N = 5 时 ,α a = 67. 3 dB , 基本能满足实际 要求 。 再推导通带最大衰减 α 由α p。 p 的定义 : i0 Dsin (ωp / 2) H(e ) α = 20lg p = 20lg ω i ωp / 2) H(e ) sin ( D
( 2)Βιβλιοθήκη α p λ - 20 N lg 分析式 ( 6) 可得如下结论 :
ωp / 2) sin ( D ωp / 2 D
其中 D 为 CIC 滤波器的阶数 , N 为级联级数 。式 ( 2 ) 中
H I ( z) =
1 1 - z
-1
是积分器 , H C ( z) = 1 - z - D 是梳状滤波
sin (ω D/ 2) sin (ω / 2)
CIC
CIC设计说明
1.1 MATLAB设计说明
这个CIC滤波器的频率特性，如果上图，上图和梳子比较相似。
所以称为梳状滤波器。
这个是CIC抽取滤波器，如图可以看到，每2个点抽取一个点，达到抽取效果。
这个是CIC内插滤波器，如图可以看到，每2个点插入一个点，达到抽取效果。
1.2 FPGA设计说明
一般在实际应用中，我们多半设计抽取滤波器用的更多，一般抽取滤波器如下所示：
在这里，我们将其中一些参数具体化，设计一个具体参数的CIC滤波器。
我们将这个系统模块话，然后在实际应用的时候，我们只要改变其中的参数就可以了。
系统分为如下三个模块。
模块一的设计：
delay_one(
i_clk,//输入时钟
i_rst,//输入复位信号
i_data,//输入信号
o_data//输出信号
);
模块二的设计：
down(
i_clk,//输入时钟
i_rst,//输入复位信号
i_M, //抽取值
i_data,//输入信号
o_data//输出信号
);
模块三的设计：
delay_M(
i_clk,//输入时钟
i_rst,//输入复位信号
i_data,//输入信号
o_data//输出信号
);
那么其在顶层，我们只要调用这些模块就行了。
其中CIC积分器输出结果如下所示：
系统滤波输出结果如下所示：
可以看到，滤波后的效果。
当改变CIC级数的时候，就能得到不同效果的CIC滤波器。
积分梳状(CIC)滤波器设计
积分梳状（CIC）滤波器设计作者：张烨来源：《山东工业技术》2015年第24期摘要：积分梳状滤波器结合了递归型滤波器和非递归型滤波器的优点，结构简单，处理数据方式更为灵活。
DDC通常作为输出数字速率变换的第一级处理单元。
积分梳状滤波器还可以实现内插和抽取功能以适用于DUC和DDC。
关键词：滤波器；CIC；DDCDOI：10.16640/ki.37-1222/t.2015.24.0121 积分梳状滤波器通过积分梳状滤波器（CIC）和半带抽取滤波器（HBF），可以实现高倍数的信道抽取，同时增加了动态范围。
梳状滤波器（Comb）和积分器（Integrator）组成了积分梳状滤波器（CIC）。
图1中（a）为CIC抽取器结构，（b）为CIC内插器结构。
所谓积分梳状滤波器，是指滤波器的冲激响应如下形式：（1）CIC滤波器的频率响应为：（2）从图2可以看出，单级积分梳状滤波器（CIC）的阻带衰减的效果并不能满足实际应用的要求，其旁瓣电平比主瓣低不到15dB，衰减的效果不够。
因此，我们可以采用多级CIC滤波器级联的方法来降低旁瓣电平。
2 CIC滤波器的计算及优势对于单级CIC滤波器，由式（2-17）可以得到，当w=0时，主瓣的电平为D；当时，第一旁瓣的电平A1为。
从而可以得到第一旁瓣电平与主瓣电平的差值αs（用dB表示）：（3）同理可求得L级CIC滤波器的旁瓣抑制为：（4）当D=10，L=5时，5级CIC滤波器的阻带衰减就有67dB，基本能满足实际要求。
其频率特性如图3所示。
将多级CIC滤波器级联优化电平衰减效果时，通常采用图4的结构。
整个结构分成三部分：N级积分滤波器、M倍抽取器和N级梳状滤波器。
同时，整个梳状积分滤波器只通过加减运算即可实现，无需加入其他的运算。
因此，整个结构和其他滤波器相比就显得更为简单，输入、输出数字信号的速率变换也能够更快的实现，所以积分梳状滤波器通常作为直接数字控制（DDC）系统的输入级。
基于DSP Builder的CIC梳状滤波器的设计
基于DSP Builder的CIC梳状滤波器的设计陈忠平;高金定;邱亮斌【摘要】CIC comb-shaped filter is widely used in high-speed extraction or interpolation system due to its characteristics of simple structure,small memory,no multiplier,high speed,etc. A simulation model of four-order CIC comb-shaped filter was established in Simulink platform by means of DSP Builder software. Through a variety of EDA tools’simulation and analysis,a high-speed CIC comb-shaped filter with highest response velocity of138.89 MHz was achieved on EP2C35F484C8 FPGAs. Its performance is far better than that of the DSP general-purpose processor. This new design concept has important reference value.%CIC梳状滤波器具有结构简单、规整，占用存储量小，不需要乘法器，实现简单且速度高等特点，在高速抽取或插值系统应用广泛。
采用DSP Builder软件工具，在Simulink平台上构建了一级4阶CIC 梳状滤波器仿真模型，通过多种EDA工具仿真与分析，最终在EP2C35F484C8型FPGA得到了最高响应速度为138.89 MHz的高速CIC梳状滤波器，其性能远优于DSP通用处理器的实现方式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
ቤተ መጻሕፍቲ ባይዱerilog HDL开发流程如下图：
设计规范
文本编辑
功能仿真
逻辑综合
布局布线
时序仿真
编程下载
6.仿真综合
Quartus II 是Altera公司的综合性PLD开发软件， 支持原理图、VHDL、VerilogHDL以及AHDL （Altera Hardware Description Language）等多 种设计输入形式，内嵌自有的综合器以及仿真器， 可以完成从设计输入到硬件配置的完整PLD设计 流程。 Quartus II 通过和DSP Builder工具与 Matlab/Simulink相结合，可以方便地实现各种 DSP应用系统；支持Altera的片上可编程系统 （SOPC）开发，集系统级设计、嵌入式软件开 发、可编程逻辑设计于一体，是一种综合性的开 发平台。
3.CIC滤波器的简单介绍
CIC（Cascaded Integral Comb）抽取滤 波器，最初由Hogenauer提出，因为它结构 简单，而且实现时无需乘法器和系数的存 储，所以作为一种简单有效的抽样率转换 方法，CIC已被广泛的应用于通信和信号处 理领域。CIC滤波器通常是由一个积分梳状 滤波器和一个抽取滤波器级联组合而成， 其中级联的积分梳状滤波器又分为积分部 分和梳状部分。
用Quartus II对三级滤波器进行仿真，得出波形
• 从波形中可以看出 • 输入 X_in=100,ComReg0[0]=496000,ComReg1[0]=4 96000, • ComReg2[0]=0,ComReg3[0]=0,y_out=0. • 2.输入X_in为100,ComReg0[0]=4166400， ComReg1[0]=4166400， ComReg2[0]=496000, ComReg3[0]=0,y_out=0. • 3.输入X_in为100, ComReg0[0]=14288000, ComReg1[0]=13792000, • ComReg2[0]=4166400, ComReg3[0]=496000,y_out=496000.
5. Verilog HDL代码实现
Verilog HDL是一种硬件描述语言，用它 可以表示逻辑电路图、逻辑表达式，还可 以表示数字逻辑系统所完成的逻辑功能。 它是由GDA公司的PhilMoorby在1983年末 首创的，最初只设计了一个仿真与验证工 具，之后又陆续开发了相关的故障模拟与 时序分析工具。
CIC积分梳状滤波器的设计
1.课题的写作目的和思路
本课题的任务就是了解CIC滤波器的基 本原理、特点。对CIC滤波器出现的几个问 题给出了解决方案，以及对其进行改善。 最后用采用Quartus II仿真软件对三级CIC 滤波器代码进行测试仿真。
2.CIC滤波器的发展史
随着信息时代和数字世界的到来，数 字信号处理在通信、语音、图像、自动控 制、雷达、军事、航空航天、医疗和家用 电器等众多领域得到了广泛的应用。在数 字信号处理应用中，数字滤波器十分重要 并已获得广泛应用。数字信号处理中多采 样率的应用非常普遍,尤其在软件无线电中 应用广泛。 CIC滤波器就是多采样处理常 用的器件之一。
4.滤波器设计时遇到的问题与改进
在DSP设计中，几乎都会面对如何解决 溢出问题，CIC滤波器设计也不例外。扩展 表示精度可以解决寄存器溢出问题。该办法 有一个缺点是滤波器各阶段信号表示精度需 要扩展，从而造成部分寄存器浪费。 CIC滤 波器的阻带衰减和过渡带特性不是很好，可 以通过级联的方法来实现加大过渡带和阻带 的衰减，还可以通过在CIC滤波器后加补偿 滤波器的方法来实现对CIC滤波器性能的改 进。