计数器 (Counter)

单时钟输入二进制同步可逆计数器
加/减 控制端
U/D 1 1 CP
1J C1 1K &
C/B
1
&
1
&
1
Q0
1J C1 1K
Q1
FF0 Q0
FF1 Q1
1J C1 1K
Q2
FF2 Q2
U / D 0 加计数
U / D 1
T0 = 1、T1= Q0n、 T2 = Q1nQ0n n n n C / B Q2 Q1 Q0 减计数 T0 = 1、T1= Q0n、 T2= Q1nQ0n
注
CR = 1, LD = 1, CP，CTP = CTT = 1 二进制同步加法计数 CR = 1，LD = 1， CTPCTT = 0 保持 若 CTT = 0 CO = 0 n n n n Q2 Q1 Q0 若 CTT = 1 CO Q3
2) CC4520
VDD 2CR 2Q32Q22Q12Q02EN2CP
注
异步清零 异步置数
d2 d1 d 0 d3
d2
d1
d0
1 1
加 法 计 数 减 法 计 数 保 持
BO =CO=1
二、二进制异步计数器 (一) 二进制异步加法计数器 CP Q0 Q1 Q2
FF0 CP 1
1J C1 1K 1J C1 1K
CP0 = CP CP1 = Q0 CP2 = Q1 用T 触发器 (J = K = 1) 下降沿触发 C = Q2n Q1n Q0n
计数输出： Q3 Q2 Q1
M = 16 CP0 CP , CP1 Q0 计数输出： Q3Q2 Q1 Q0
CP1 CP , CP0 Q3
Q0Q3 Q2 Q1
其它：74177、74LS177、74293、74LS293 等。
5.2.3 十进制计数器 （8421BCD 码） 一、十进制同步计数器 (一) 十进制同步加法计数器 状态图 /0 /0 /0 0000 0001 0010 0011 /0 0100 Q3Q2Q1Q0 /0 /1 /0 /0 /0 /0 1001 1000 0111 0110 0101 时钟方程 C Q1nQ0n CP0 CP1 CP2 Q3nQ2n 00 01 11 10 CP3 CP 00 0 0 0 0 n n C Q3 Q0 01 0 0 0 0 输出方程 11 10 0 1
EN 使能端 也可作 计数脉 冲输入
VCC D0 CP RC CO/BO LD D2 D3
16 15 14 13 12 11 10 9
并行异 2. 集成 4 位二进制同步可逆计数器 加计数时 CO/BO 减计数时 CO/BO RC CP CO / BO CT 1) 74191（单时钟） nQn nQn nQn n Qn步置数 ==Q Q Q CT =1, COQ /BO =1时，
1D C1
Q2
C C
Q22 Q
若改用上升沿触发的 D 触发器？
(二) 二进制异步减法计数器 CP Q2Q1Q0 用T 触发器 (J = K = 1) 上升沿触发 0 0 0 0 FF0 FF2 FF1 1 1 1 1 1J 1J 1J 2 1 1 0 C1 Q2 C1 Q0 C1 Q1 3 1 0 1 1K 4 1K 1 0 0 CP 1K Q2 Q1 5 Q0 0 1 1 B 1 & 1 1 6 0 1 0 7 0 0 1 二进制异步计数器级间连接规律 8 0 0 0
Q2 Q2
低位触发 器负载重
CP
(二) 3 位二进制同步减法计数器
CP Q2Q1Q0 B
0 1 2 3 4 5 6 7 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 0
1 CP
FF2 、FF1 、FF0
Q2 、Q1 、Q0 nQ nQ n B = Q Borrow 2 1 0 级联规律：
16 15 14 13 12 11 10 9
逻辑功能示意图
12 0 13 00 Q 01 Q 0 Q Q
CTP CTT CP CR D 00 D 01 D 12 D 13 CO
ห้องสมุดไป่ตู้
74161(3)
1 2 3 4 5 6 7 8
74161
LD
CR = 0 Q3 Q0 = 0000 异步清零 同步并行置数 CR=1，LD=0，CP Q3 Q0 = D3 D0
16 15 9 14 13 12 11 10
Q0 Q1 Q2 Q3
CC4520
3 4 5 6 7 8
1 2
CC4520
CP 计数脉 冲输入 也可作 使能端 CR 异 步 清 零
1
2
1CP1EN1Q0 1Q1 1Q1Q31CR VSS 输 入 输 出 CR EN CP Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 0 1 0 1 加 计 数 0 0 加 计 数 0 0 保 持 0 1 保 持
14 13 12 11 10 9 8
Q0 Q1 Q2 Q3 CP1 CP0 D0 D1 D2 D3
计数/置数 CT/LD
74197
1 2 3 4 5 6 7
74197
CR
CT/LD Q2 D2 D0 Q0 CP1 地
异步清零 异步置数 加法计数
Q0 ~ Q3 0000 CR 0 CR 1 CT / LD 0 Q0 ~ Q3 D0 ~ D3
CR CP D0 D1 D2 D3 CTP 地
74163 74161的状态表
输
入
输
出
CR LD CTP CTT CP D3 D2 D1 D0 Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 0 0 0 清零 0 0 置数 1 0 d3 d2 d1d0 d3 d2 d1 d0 1 1 1 1 计 数 1 1 0 保 持 1 1 0 保 持 0
CR 1 二 — 八 — 十六进制计数 CT / LD 1
二-八-十六进制计数器的实现
1J C1 1K
FF0 Q0
CP0
1
Q0 CP1
1J C1 1K
FF1 Q1
1
Q1
1J C1 1K
FF2 Q2
1
Q2
1J C1 1K
FF3 Q3
1
Q3
M=2
M=8
CP0 CP
CP1 CP
计数输出： Q0
n
一、二进制同步计数器 FF2、FF1、FF0 (一) 3 位二进制同步加法计数器 Q2、Q1、Q0 i -1 n 位二进制同步加法 n n n n n 设计方法一： T Q Q Q Q Q 按前述设计步骤进行 ）j i i 1 i 2 （P270 1 0 271 计数器级联规律： j 0 设计方法二： 按计数规律进行级联 来一个CP — Carry CP Q2Q1Q0 C 翻转一次 当Q0=1，CP 向高位的进位 0 0 0 0 0 到来即翻转 1 0 0 1 0 当Q1Q0=1，CP C = Q2n Q1n Q0n 2 0 1 0 0 到来即翻转 3 0 1 1 0 J0= K0 = 1 = T0 4 1 0 0 0 J = K = Q 1 1 0 = T1 5 1 0 1 0 6 1 1 0 0 J2= K2 = Q1Q0 = T2 7 1 1 1 1 8 0 0 0 0
J0= K0 =1
FF0 1
1J C1 1K
J1= K1 = Q0
&
J2= K2 = Q1Q0
&
Q0 Q0
FF1
1J C1 1K
Q1
FF2
1J C1 1K
Q2 Q2
&
C
串行进位 触发器 负载均匀
Q1
&
CP FF0 1
1J C1 1K
C
FF2
1J C1 1K
Q0 Q0
FF1
1J C1 1K
并行进位
Q1 Q1
74193
1 2 3 4 5 6 7 8
74193
CO
LD
D0 D1 D2 D3
D1 Q1 Q0 CPD CPU Q2 Q3 地 1 0 0 0 0 0 1 1 1

CR LD CPU CPD D3 D2 D1 D0 Q3n+1 Q2n+1 Q1n+1 Q0n+1 d3 1 1 0 0 0 0
— 向高位发出的借位信号 n Ti Qin1 Qin 2 Q1n Q0 Qn j 若用T 触发器： j 0 T0 = 1 T1=Q0n T2= Q1n Q0n
&
i -1
FF0
1J C1 1K
Q0 Q0
FF1
1J C1 1K
&
Q1 Q1
FF1
1J C1 1K
B Q2 Q2
(三) 二进制同步可逆计数器
n n n C / B Q2 Q1 Q0
双时钟输入二进制同步可逆计数器
1 FF0
1J C1 1K
1
Q0
1
FF1
1J C1 1K
1
Q1 Q1
1
FF2
1J C1 1K
1
Q2
Q0
Q2
加计数脉冲 CPU 减计数脉冲 CPD
&
&
CP0= CPU+ CPD CP1= CPU · Q0n + CPD · Q0n
CP0= CP CP1= Q0 CP2= Q1 B = Q2n Q1n Q0n
计数规律 加法计数 减法计数
T 触发器的触发沿
上升沿 CPi = Qi-1 CPi = Qi-1 下降沿 CPi = Qi-1 CPi = Qi-1
(三) 集成二进制异步计数器 74197、74LS197
VCC CR Q3 D3 D1 Q1 CP0
按开关 元件分：
5.2.2 二进制计数器 计数器计数容量、长度或模的概念 计数器能够记忆输入脉冲的数目，即电路的有效 状态数 M 。
3 位二进制同步加法计数器：
000
/1
111
M 2 8
4 位二进制同步加法计数器：
3
M 24 16
n 位二进制同步加法计数器：
0000 /1
1111
M 2
5.2 计数器 (Counter)
5.2.1 计数器的特点和分类 一、计数器的功能及应用
1. 功能： 对时钟脉冲 CP 计数。 2. 应用： 分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。 二、计数器的特点
1. 输入信号： 计数脉冲 CP 时钟触发器 Moore 型 2. 主要组成单元：
三、 计数器的分类 按数制分： 二进制计数器 十进制计数器 N 进制(任意进制)计数器 按计数 方式分： 按时钟 控制分： 加法计数器 减法计数器 可逆计数 (Up-Down Counter) 同步计数器 (Synchronous ) 异步计数器 (Asynchronous ) TTL 计数器 CMOS 计数器
n+1 Q n+1 Q n+1 n n Q3n+1 Q 检查能否自启动 2 1 0 驱动方程 C Q 3 Q0 n n Q1 Q0 n 1 n n Q0 Q0 Q3nQ将无效状态 00 01 11 1010 1111 10 2 J00001 = K0 = 1, n 1 n n n n n 0010 0100 0011 00 代入状态方程： Q1 Q3 Q1 Q0 Q1 Q0 nQ n, K = Q n 1 n n n n n J = Q 0110 0111 01 1010 1 0101 3 1011 0 1 1000 0 0100 Q2 Q2 Q1 Q0 Q2 Q1 n n 1110 1111 1000 J =K = Q Q 11 QnQn
D0 D1 D2 D3 Q3n+1 Q2n+1 Q1n+1 Q0n+1
d2 d1 d0
d3
d2
d1
d0
加 法 计 数 减 法 计 数 保 持
2) 74193(双时钟)
VCC D0 CR BO CO LD D2 D3
16 15 14 13 12 11 10 9
Q0 Q1 Q2 Q3 CR CPU CPD BO
CP2= CPU · Q1n Q0n + CPD · Q1n Q0
CPU 和CPD 互相排斥 CPU = CP，CPD= 0 CPD= CP，CPU= 0 n
(四) 集成二进制同步计数器
1. 集成 4 位二进制同步加法计数器 1) 74LS161 和 74LS163
引脚排列图 VCC CO Q0 Q1 Q2 Q3 CTT LD
&
1J C1 1K
FF1 Q1 Q1 1
FF2 Q2 Q2
C
并行 进位
Q0
Q0
1
若采用上升沿触发的 T 触发器
CP0= CP CP1=Q0 CP2=Q1
D 触发器构成的 T 触发器 ( D = Q )， ——下降沿触发 &
FF0
CP
1D C1
Q0
FF1
Q0 Q0
1D C1
Q1
FF2
Q1 Q1
33 22 11 00
Q0 Q Q2 Q3 RC 1 CP
74191
1 2 3 4 5 6 7 8
CT U/D CP
74191
RC CO/BO LD
D1 Q1 Q0 CT U/D Q2 Q3 地 LD CT U/D CP D3 D2 D1 D0 0 1 1 1 0 0 1 d3 0 1