数字电子钟的设计与仿真

数字电子钟的设计与仿真

作者：朱曾志

来源：《计算机光盘软件与应用》2013年第08期

摘要：本文介绍了一种数字电子钟的设计与仿真。数字电子钟的设计涉及到模拟电子技术与数字电子技术。其中，绝大部分是数字部分：逻辑门电路、数字逻辑表达式、计算真值表与逻辑函数间的关系、编码器、译码器显示等基本原理。是典型的时序逻辑电路，包含了计数器、二进制数、八进制数、十六进制、二十四进制、十进制数的概念。

关键词：数字电子钟；振荡器；计数器；时序逻辑电路；校正；报时

中图分类号：TP311.52

1数字电子钟概述

数字电子钟的逻辑框图1-1所示。它由555集成芯片构成的振荡电路、分频器、计数器、显示器组成。555集成芯片构成的振荡电路产生信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“日”、“时”、“分”、“秒”译码器显示时间。

图1-1数字电子钟的逻辑框图

工作原理：振荡器产生的稳定的高频脉冲信号，作为数字钟的时间表基准，它将时标信号送到分频器，再经过分频器输出标准秒脉冲，即将时标信号分成每秒一次的方波信号。秒信号送入计数器进行计数，秒计数计满60后向分。

2单元模块

2.1电源模块。电源电路如图2-1所示，220V交流电经变压器变为9V交流电，后经整流(全波整流)、滤波(470μF电容)、稳压(W7805)输出+5V直流电。图2-1给出了电源电路。

在变压器次级交流电压为正半周时，即A为正B为负时，二极管、导通，、截至。电流流过的路径是：从A点出发，经二极管、负载，再经回到B点。如图2-1实线所示。若忽略二极管的正向压降，可以认为上的电压≈ 。

当为负半周，即A为负B为正时，二极管、导通，、截至。

图2-1稳压源电路

电流的通路是从B点出发，经、负载回到A点。如图2-1中虚线所示。若忽略二极管的正向压降 =- 。

从图上看出，无论的正、负半周如何变换，流经的电流方向始终不变，即由C→D。四只二极管中对应桥臂上的两只为一组，两组轮流导通。在负载上，即可得到全波脉冲的直流电压和电流。因为这种整流属于全波整流类型。

2.2秒脉冲发生模块。双极型555定时器由电阻分压器、比较器、基本RS触发器、双极型三极管T和输出缓冲器组成，其外部有八个引脚，第8脚为电源端，第1脚为接地端，第3脚为输出端，第4脚为直接复位端，第5脚为控制电压输入端，第6脚为复位控制端，第2脚为置位控制端，第7脚为放电端。如图2-2所示为555定时器引脚图。

图2-2555定时器引脚图

2.3计数模块。74LS161是具有异步清0、置数、计数、保持等功能的4位同步二进制加法计数器，图2-3为其引脚排列和逻辑符号，逻辑功能见表2-1。

图2-374LS161引脚排列和逻辑符号

（1）功能说明。CLR端出现低电平0时，使Qa~Qd直接清0，即与CLK脉冲无关；CLR=1，LOAD=0时，在CLK脉冲下降沿将4位二进制数a~d置入Qa~Qd，称为同步置数；CLR=LOAD=1，在ENT=ENP=1时，对CLK脉冲进行同步加法计数(下降沿翻转)；

CLR=LOAD=1、ENT•ENP=0时，计数器数值保持不变；进位输出RCO=ENT•QdQcQbQa。即全为1时有进位(RCO=1)；

74LS161通过CLR和LOAD可以方便的组成小于16的任意进制计数器，按异步清0法将Qd和Qb通过与非门反馈到CLR实现十进制计数。

（2）功能表

表2-174LS161功能表

输入输出

CLRLOADENPENTCLKAB CD Qa QbQcQd

清0 0XX X X X X X X 0 0 0 0

置数10X X ↑ a b c d a b c d

计数111 1↑X X X X 计数

保持 0 X

11X XX X X

X 0 保持

2.4显示模块。74LS248(BCD码七段译码器兼驱动器)其管脚图如下图2-4所示。现将各管脚功能介绍一下：

A、B、C、D是BCD码输入端；a,b,c,d,e,f,g是输出端。

试灯输入端：低电平有效。当＝0时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。

动态灭零输入端：低电平有效。当＝1、＝0、且译码输入为0时，该位输出不显示，即0字被熄灭；当译码输入不全为0时，该位正常显示。本输入端用于消除无效的0。如数据0034.50可显示为34.5。

灭灯输入/动态灭零输出端：这是一个特殊的端钮，有时用作输入，有时用作输出。当作为输入使用，且＝0时，数码管七段全灭，与译码输入无关。当RBOBI/作为输出使用时，受控于和：当＝1且＝0时，＝0；其它情况下＝1。本端钮主要用于显示多位数字时，多个译码器之间的连接。

图2-474LS248管脚图

共阴极七段LED显示器系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。

3数字电子钟电路的仿真与调试

3.1 仿真软件简介。NI Multisim软件结合了直观的捕捉和功能强大的仿真，能够快速、轻松、高效地对电路进行设计和验证。凭借NI Multisim，您可以立即创建具有完整组件库的电路图，并利用工业标准SPICE模拟器模仿电路行为。

3.2 电路的仿真。按照原理图逐部分仿真，先仿真数字电子钟的秒部分，然后分部分和时部分，最后是日部分。仿真秒部分时，应先仿真显示器而后是74LS248译码器，然后是

74LS161计数器组成的60进制计数器。然后按上述顺序分别连接分、时、日部分。如图3-1所示

图3-1秒单元仿真示意图

3.3数字电子钟的实现

（1）数字电子钟的完整电路图见附录仿真图。

（2）数字电子钟的工作原理：首先给秒个位的INA端输入一个标准秒脉冲信号(此信号即为555脉冲发生器产生的标准脉冲信号，其校准方法如下：

J1，J2，J3开关都打向上边时，数字钟开始计数，其中，秒、分为60进制计数，时为24进制计数,星期为七进制。

J2，J3打向上边，J1打向下边时，可以进行校分功能：即每拨动校时开关J1一次，计数器开始计数，多次脉冲后就可以进行准确校时。

J2打向下边，J3，J1打向上边时，可以进行校时功能，其方法与校分的方法相同。

J3打向下边，J2，J1打向上边时，可以进行校日期功能，其方法与校分的方法相同。

3.4调试方法

（1）首先调试555定时器。用示波器观察555定时器输出波形，确定555定时器是否正常工作，振荡频率是否是2Hz。调节电位器R1，使555定时器产生频率为2Hz的方波信号。

（2）调试分频器。用示波器观察分频器输出波形，确定信号频率是否是1KHz。

（3）调试计数、译码显示电路。将秒信号输送给秒计数器、分计数器、和时计数器，观察各计数器是否工作正常。

（4）调试校时电路。观察校时电路是否起到校时作用。

（5）整体调试。各部分电路连接起来，观察电子钟是否正常工作。

参考文献：

[1]杨欣.电子设计从零开始[M].北京:清华大学出版社,2005:43-47.

[2]谢嘉奎.电子线路[M].北京:高等教育出版社,2003.

[3]夏路易,石宗义.电路原理图与电路设计教程Protel99SE[M].北京:北京希望电子出版

社,2002.