第二章886微处理器结构

这四条引脚也用来指示CPU工作状态(S4-S6)。 RD （输出）： ‘读’信号，当CPU从外部读
操作时，该信号有效（处于低电平）。
• READY（输入）：数据准备就绪；当CPU 读外部数据时，外部数据准备好，发此信号。
• INTR （输入）：外部可屏蔽中断请求输入端。
• NMI （输入）：非屏蔽中断信号输入端。 • RESET （输入）：复位CPU，使
T3状态：CPU检测Ready信号的状态，当Ready 信号有效则进入T4状态；否则进入等待周期。
Tw状态：在存储器和外设速度较慢时，还要在 T3 周期之后插入一个或几个Tw，查询Ready状 态，以等待存储器或外设将数据准备好。
T4状态：当检测到Ready有效后，CPU读取数据 总线，获得数据。
• 总线周期主要有‘读’总线周期和‘写’总 线周期两种类型。
1）‘读’周期的时序
• 一个基本的读周期一般包含如下几个状态： •T1状态： IO/M信号有效，指出读内存还是I/O； 地址输出（分高4位和低16位）；ALE输出地址 锁存信号；
T2状态：地址信号消失，AD15-AD0切换成数据总 线状态，为读入数据作准备；读信号有效。
1234H:0005H;1200H:0345H;1100H:13 45H
4）段的种类
• 有了段寄存器，可将1M的存储空间分成很 多个段；
• 为便于管理，8086设计上将不同的存储内容 存放在不同的段中；分为代码段、数据段、 堆栈段和附加段。
• 用户编写的程序放在代码段中，使用的数据 放在数据段中。
2）‘写’周期的时序
同‘读’周期基本相同（略）
2-6 系统总线
1、总线的概念 总线是连接计算机各个部件的公共信号线，
是计算机中用来传送信息代码的公共通路。
2、采用总线结构的主要优点 • 简化系统结构，便于实现模块化； • 减少连线，可靠性提高； • 便于接口设计标准化。 • 缺点是信息传输需分时完成,降低了传输速度。
• BP：基址指针寄存器(Base Pointer)，指 示堆栈区中的一个基地址。
• SI：源变址寄存器(Source Index)。
• DI：目的变址寄存器(Destination Index)。
• 说明：这4个寄存器也可以作为通用寄存器 使用。
3）段寄存器
• CS：代码段(Code Segment);存放程序段的 段地址。
总线接口部件BIU (Bus Interface Unit); 执行部件EU (Execution Unit)。
• 总线接口部件BIU负责与内存或I/O端口进行 指令和数据传送；执行部件EU负责指令执行。
①BIU从内存中取指令送到指令队列； ②当EU执行指令时，BIU要配合EU从指定的 内存单元或I/O端口中读取数据，或者把EU的 操作结果送到指定的内存单元或I/O端口去。
• DS：数据段(Data Segment);存放数据段的 段地址。
• ES：附加段(Extra Segment);存放附加段的 段地址.
• SS：堆栈段(Stack Segment);存放堆栈段的 段地址。
4）控制寄存器
• IP：指令指针(Instruction Pointer)寄存器； 能自动加1，生成代码段中下一条将要获取指 令的偏移地址，用来配合BIU 完成指令的读 取。
2-3 8086微处理器的执行环境 1、8086的存储器组织
1)8086寻址能力的扩展
• 存储器由很多个8位的存储单元组成，每个存储单元 对应于一个地址编码。CPU要访问某存储单元，需将 该单元地址发到地址总线。
• 8086内部与地址有关的寄存器均为16位，只能寻址 216=64KB的存储器空间。
为了尽可能适应各种各样的使用场合，在设 计8086 CPU芯片时，使它们可以在两种模式 下工作，即最小模式和最大模式，也称最小组 态和最大组态。
• 最小模式
在系统中只有一个CPU — 8086，所有的总线 控制信号都由8086直接产生，因此系统中的总 线控制电路被减到最少。
• 最大模式
此模式是相对最小模式而言的；此时系统中 有两个或多个微处理器，其中一个是主处理器 8086，其它的处理器称为协处理器，它们协助 主处理器工作。
3、总线分类 1）按信号性质：
数据总线、地址总线、控制总线
2）按层次：
• 片内总线：又称元件级总线，把芯片内各种不
同部件连接在一起的信号线。
• 系统总线：用于微机各插件板之间的信息传输。 • 外部总线：又称通信总线，用于微机之间或微
机与设备之间的通信。例如：RS232C, USB。
4、总线标准化
2、8086的寄存器组 • 数据寄存器：AX、BX、CX、DX • 指针及变址寄存器：SP、BP、SI、DI • 段寄存器：CS、DS、ES、SS • 指令指针IP （Instruction Pointer） • 状态标志寄存器PSW（Program State Word) • 说明
数据寄存器和指针及变址寄存器又统称通用 寄存器； 指令指针与状态标志统称控制寄存器； 所有寄存器均为16位。
2、8086的引脚功能
8086CPU采用双列直插式的封装形式，具有 40条引脚。8086地址线20位，数据线16位， 采用分时复用的地址/数据总线，有一部分引脚 具有双重功能。
• AD0~AD15 （三态双向）：地址数据公用线， 内部采用多路开关切换。
• A16~A19 （三态输出）：在访问存储器操作 时，作为地址的高四位；访问外设操作时， 这些地址不用。
第二章 8086微处理器
2-1 Intel-80x86系列微处理器概述
• 1971年推出Intel 4004芯片，被认为是世界 上第一个微处理器(CPU)。
•1978年Intel 公司推出8086 CPU，16位。 1979年又推出8088，8位数据线，以满足与当 时的8位机间的兼容性。
•IBM 公 司 进 入 个 人 计 算 机 领 域 ， 采 用 Intel 8088芯片，使Intel CPU成为主流。
• 8086微处理器概况
• 16位微处理器 • 地址总线20条，寻址能力220=1MB • DIP-40（双列直插式40脚）封装
型号 8086
发布 字 晶体管 年份 长 数(万）
1978 16 2.9
主频 (MHz) 4.77
数据 总线
16
外部 总线
16
地址 总线
20
寻址 空间
1M
高速 缓存
No
• 指令周期 — 执行一条指令所需要的时间；包 括取指令、分析指令、操作数寻址，然后执行 指令、保存操作结果等全过程。
• 总线周期 — 通过总线进行一次对存储单元或 I/O端口读或写的操作过程称为总线周期。 • 8086系统总线周期由四个时钟(T1-T4)和若干 个等待周期Tw组成。
•注：若存储器或I/O端口在数据传送中不能以 足够快的速度作出响应，则在T3与T4间插入一 个或若干个等待周期Tw。
8
20
1M No
6-20 16
16
24
16M No
12.5-33 32
32
32
4G Yes
25-100 32
32
32
4G 8K
60-166 64
64
32
4G 8K
8K
150- 64
64
3664G 8KFra bibliotek200
8K
233- 64
64
36
64G 32K
350
512K
2-2 8086微处理器功能结构
• 传统CPU执行指令的过程是：取指令－>执 行指令－>再取指令－>……，串行操作。 • 8086的取指令与执行指令操作是由两个不同 的部件完成，可同时进行。目的是提高CPU的 执行速度。 • 两个功能部件分别是：
• PSW：程序状态字(Program State Word)寄存 器;用各个状态位反映算术逻辑运算的一些状 态标志和控制标志。
5）PSW标志位的定义
OD I T S Z A P C
C—进位标志，结果在最高位产生进位或借位时置1； P—奇偶标志，结果中1的个数为偶数时置1； A—半进位标志（低4位向高4位的进位）； Z—运算结果为零时置1； S—符号标志，该标志位与结果的最高位相同； O—溢出标志，运算结果超出有符号数表示范围时置1； D—方向标志，用于串操作，置1使串操作按减1执行； T—跟踪标志，置1后处理器进入单步执行方式，便于
调试； I—中断允许标志，置1允许CPU接受外部可屏蔽中断；
前6种标志为状态标志，后3种标志为控制标志。
CPU怎样判断是否溢出？
• 按结果的最高位和次高位是否有进位来判断； 对两个进位进行异或，异或结果为1表示有 溢出，为0表示无溢出。
• 原理不做讨论。
2-4 8086的引脚功能
1、8086的工作模式
• 每个存储段有一个16位的基准地址，称为段地址；
• 以段地址为基准，段内各存储单元的相对地址称为 偏移地址（16位）；
• 段地址存放在CPU的段寄存器中；偏移地址存放在 偏移地址寄存器中。
• 20位物理地址= 16位段地址×24（左移四位）+16位偏移地址
例如：段地址为2500H，偏移地址9700H 则形成的物理地址为25000H+9700H=2E700H
为了便于部件或系统间的互连，或不同厂家产品的互 换与兼容，需要采用标准总线。标准总线一般由ISO 或IEEE等组织进行制定和发布，形成国际标准。
• 为扩大CPU可访问的存储器容量，8086CPU采用两 个寄存器来形成地址:段地址寄存器、偏移地址寄存器。
• 这样，8086实际上有20条地址线，能够访问的存储 单元数（即寻址能力）为220=1MB；