数字电路练习题
10套数字电路复习题带完整答案
Made by 遇见 第一套一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ）a ．Y ＝Ab ．Y ＝Bc ．Y ＝A ＋Bd ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d ．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象 7．电路如下图（图中为下降沿Jk 触发器），触发器当前状态Q 3 Q 2 Q 1为“011”，请问时钟作用下，触发器下一状态为（ ）a ．“110”b ．“100”c ．“010”d ．“000”8、下列描述不正确的是（ ）a ．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b ．寄存器只能存储小量数据，存储器可存储大量数据。
c ．主从JK 触发器主触发器具有一次翻转性d ．上面描述至少有一个不正确 9．下列描述不正确的是（ ）a ．EEPROM 具有数据长期保存的功能且比EPROM 使用方便b ．集成二—十进制计数器和集成二进制计数器均可方便扩展。
数字电路习题资料
1 数字电路习题第一章一、填空题（每题2分，共42分）1. （374.51）10=( ) 8421BCD2. 二进制数（1011.1001）2转换为八进制数为（），转换为十六进制数为（）。
3. 24218421)(00111000010110）（4.108421)(11010110100）（5. 将（459）10编成（）8421BCD6. 108421)(00111000010110）（7. 54218421)(1010010100）（8. (1011101) 2=( )10=( )89. （201）10 =（）2 = （）1610.(65.25) 10=( )2=( )811. 210)()25.276(12. 余3码10001000对应的2421码为（）。
13. 810)()25.76(14. （11110.11）2=( )10=( )815. 八进制（273）8中，它的第三位数 2 的位权为（）。
16. 十进制数254.75的二进制编码（），十六进制编码( )。
17.(1100011.011 )2=( )8 = ( )1618. （26.125）10=（）16=（）8421BCD19. (365) 10=( )2 =( )1620.(BE) 16=( )10=( )221. 210)()75.436(第二章一、填空题（每题2分，共62分）1. 异或门如果当作非门使用，应当让其中一个输入端固定接（）。
2. 逻辑函数式F=AB+AC 的对偶式为（）。
3. 三态门电路的输出有（）、（）和（）3种状态。
4.TTL 与非门多余的输入端应（）TTL 或非门多余的输入端应（）。
5. TTL 与门多余的输入端应（）TTL 或门多余的输入端应（）。
数字电路-练习
数字电路-练习B(总16页)--本页仅作为文档封面，使用时请直接删除即可----内页可以根据需求调整合适字体及大小--数字电子技术练习一、填空题1.=⊕⊕⊕A偶数个A A A ① 。
2.逻辑函数F=A +B+C D 的反函数F = ① ，对偶式为 ② 。
触发器的特征方程为 ① ，JK 触发器的特征方程为② 。
4.构造一个模10计数器需要 ① 个状态， ② 个触发器。
5.将JK 触发器的J 端和K 端连在一起，就得到了 ① 触发器。
6. ① 型触发器克服了空翻现象。
的清零端是异步清零，则下图构成 ① 进制计数器。
1. ① 02. ①)(D C B A +⋅⋅ ②)(D C B A +⋅⋅3. ①D Q = ②n n Q K Q J Q +=4. ① 10 ② 45. ① T6. ① 边沿7. ① 641.进制转换(31)10 = ① 2 = ② 16。
2.逻辑函数的表示方法有 ① 、卡诺图、函数式、 ② 和波形图。
触发器的特性方程是： ① ，T 触发器的特性方程=+1n Q ② 。
4.下图(a)、(b)所示的组合逻辑电路，已知(a)中为TTL 门电路，（b ）中为OC 门，它们的输出表达式Y 1 = ① ，Y = ② 。
(a)(b)5.译码集成电路74LS138的地址码有 ① 个，译码输出端的个数有 ② 个。
6.某加计数器是由74LS161构成的十进制计数器，设初始状态Q 3Q 2Q 1Q 0 = 0000，当采用同步归零方式时其最后一个状态是 ① ，当采用异步归零方式时其最后一个状态是 ② 。
1. ① 11111 ② 1F 2. ① 真值表 ② 逻辑图 （可对调） 3. ①0,1=+=+RS Q R S Q n n ② n n Q T Q T + 4. ① A ② CD AB CD AB +⋅或5. ① 3② 8 6. ① 1001 ② 1010CP 1Q 0 Q 1 Q 2 Q 3 CP 1 CPCP 074LS290(个位)Q 0 Q 1 Q 2 Q 3CP 074LS290(十位)S 9A S 9B R 0A R 0BS 9A S 9B R 0A R 0B&1.进制转换：（）10 = ① 2 ，（1F ）16 = ② 2。
数字电路练习题
选择1、有八个触发器的二进制计数器，它们最多有（ C ）种计数状态。
A 、8；B 、16；C 、256；D 、642、下列触发器中上升沿触发的是（ D ）。
A 、主从RS 触发器；B 、JK 触发器；C 、T 触发器；D 、D 触发器3、下式中与非门表达式为（ D ），或门表达式为（ A ）。
A 、Y=A+B ；B 、Y=AB ；C 、Y=B A +；D 、Y=AB4、十二进制加法计数器需要（ C ）个触发器构成。
A 、8；B 、16；C 、4；D 、35、逻辑电路如右图，函数式为（A ）。
A 、F=AB +C ； B 、F=AB +C ；C 、F=C AB +；D 、F=A+BC6、逻辑函数F=AB+BC 的最小项表达式为（ C ）A 、F=m 2+m 3+m 6B 、F=m 2+m 3+m 7C 、F=m 3+m 6+m 7D 、F=m 3+m 4+m 77、74LS138译码器有（ A ），74LS148编码器有（ C ）A 、三个输入端，三个输出端；B 、八个输入端，八个输出端；C 、三个输入端，八个输出端；D 、八个输入端，三个输出端。
8、单稳态触发器的输出状态有（ A ）A 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许（ A ）A 、悬空B 、与有用端并联C 、接电源D 、接低电平2、右图①表示（ A ）电路，②图表示（ B ）电路Ａ、与门 Ｂ、或门Ｃ、非门 Ｄ、与非门３、卡诺图③、④表示的逻辑函数最简式分别为（ C ）和（ B ）A 、F=B +DB 、F=B+DC 、F=BD+B DD 、F=BD+BD4、逻辑电路如图⑤，函数式为（ A ）A 、 F=AB +CB 、 F =A B +CC 、 F=AB +CD 、F=A+B C5、一位8421B C D 码计数器至少需要 B 个触发器。
A.3B.4C.5D.106、下列逻辑函数表达式中与F=A B +A B 功能相同的是（ A ）A 、B A ⊕ B 、B A ⊕C 、B A ⊕D 、B A ⊕7、施密特触发器常用于（ A ）A 、脉冲整形与变换B 、定时、延时C 、计数D 、寄存8、施密特触发器的输出状态有 BA 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态1、对于MOS 门电路，多余端不允许 AA 、悬空B 、与有用端并联C 、接电源D 、接低电平2、一个8选1多路选择器，输入地址有 ，16选1多路选择器输入地址有 。
数字电路练习题
第一章 逻辑代数基础12．下列几种说法中与BCD 码的性质不符的是 。
（1）一组四位二进制数组成的码只能表示一位十进制数； （2）BCD 码是一种人为选定的0~9十个数字的代码；（3）BCD 码是一组四位二进制数，能表示十六以内的任何一个十进制数； （4）BCD 码有多种。
16．逻辑函数F (A ,B ,C )=Σm (0,1,4,6)的最简“与非式”为 。
（1） AC B A F ∙= (2) C A B A F ∙= (3) AC AB F ∙= (4) C A B A F ∙=18．已知某电路的真值表如下表所示，该电路的逻辑表达式为 。
（1）F =C （2）F =ABC （3）F =AB +C （4）都不是23．逻辑函数的反函数= ，对偶式F ＇= 。
30．用公式化简法化简以下逻辑函数))((AB C B C A B A B A B A F ++++=。
解： ))((AB C B C A B A B A B A F ++++=CB A BC A C B A ++=)()(C B A C B A BC A C B A +++=C B C A +=34．用卡诺图化简逻辑函数：F （A ，B ，C ，D ）=∑m (5，6，7，8，9)+∑d (10，11，12，13，14，15) 解：AB00CD01111000011110F00000111××××11××BC BD A F ++=37． 试用卡诺图法将下列具有约束条件的逻辑函数化为最简“与或”式。
F （A ,B ,C ,D ）=∑m (1, 4,9,13)+ ∑d (5,6,7,10) 解：AB00CD01111000011110F01001×××010001×D C B A F +=第三章 组合逻辑电路2．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。
数字电路课堂练习题——第4章
第 1 页/共 3 页1. 按照电路图，画Q 的波形。
2. 上图当D S =D R =0时，1n Q +=？1n Q +=？当D S 和D R 同时恢复到“1”时，保持的是什么状态？A ： 当D S =D R =0时，1n Q +=1，1n Q +=1；当D S 和D R 同时恢复到“1”时，保持状态不决定。
3. 上图想要1n Q +=0，D S 和D R 加什么触发？经过几个t pd 后1n Q +=0？A ： 想要1n Q +=0，D S 和D R 加“置0”触发，D S =1，D R =0；经过2个t pd 后1n Q +=0。
4. 上图想要1n Q +=1，D S 和D R 加什么触发？要经过几个t pd 后1n Q +=1？A ： 想要1n Q +=1，D S 和D R 加“置1”触发，D S =0，D R =1；经过1个t pd 后1n Q +=1。
5. 当D S =D R =0时，1n Q +=1，1n Q +=？随后D S =0、D R =1时，1n Q +=？。
A ： 当D S =D R =0时，1n Q +=1，1n Q +=1； 随后D S =01n Q +=1。
R D S D & &Q Q R D S D Q1. 有两个触发器如下，当CP 和D 有如下波形时，画Q 1、Q 2波形。
2. 用边沿D 触发器实现将CP 频率下降1/2和1/4的电路。
A ： 触发器特征方程为 1n n Q D Q +==每来一个时钟升高沿，Q 翻转一次，Q 1输出为2分频，Q 2输出为4分频。
T 1和T 2。
A ： T 2≥T su4. 当同步RS 触发器要想Q n+1=1时，RS 应加什么触发信号？写出特征方程。
求CP QQ T →=？A ： 应加R=0、S=1时，Q n+1=1特征方程 约束条件：0S R ⋅=CP QQ T →=3t pd 5. 当同步RS 触发器R=S=1时，1n Q +=？1n Q +=？随后R=S=0，问1n Q +=？倘若R=S=1之后R=1、S=0，1n Q +=？A ： R=S=1时，1n Q +=1，1n Q +=1随后R=S=0， 1n Q +=为不定状态 倘若R=S=1之后R=1、S=0，1n Q +=0D 1 Q 1 D 2 Q 2Q 2D Q 1 CP第3页/共3页。
数字电子技术基础第一章练习题及参考答案
第一章数字电路基础第一部分基础知识一、选择题1.以下代码中为无权码的为。
A. 8421BCD码B. 5421BCD码C.余三码D.格雷码2.以下代码中为恒权码的为。
A .8421BCD码B. 5421BCD码C.余三码D.格雷码3. 一位十六进制数可以用位二进制数来表示。
A. 1B.2C. 4D.164.十进制数25用8421BCD码表示为。
A .10 101B .0010 0101 C. 100101 D .101015.在一个8位的存储单元中，能够存储的最大无符号整数是。
A. (256) 10B. (127) 10C. (FF) 16D. (255) 106.与十进制数(53.5) 10等值的数或代码为。
A.(0101 0011. 0101)8421BCDB.(35. 8)16C.(110101. 1)2D.(65. 4)87.矩形脉冲信号的参数有。
A.周期B.占空比C.脉宽D.扫描期8.与八进制数(47. 3) 8等值的数为：A. (100111 . 011 )2B. (27. 6)16C. (27. 3 )16D. (1 00111 . 11 )29. 常用的BCD码有。
A.奇偶校验码B.格雷码C. 8421码D.余三码10 .与模拟电路相比，数字电路主要的优点有。
A.容易设计B.通用性强C.保密性好D.抗干扰能力强二、判断题(正确打，，错误的打X)1.方波的占空比为0. 5。
()2. 8421 码1001 比0001 大。
( )3.数字电路中用“ 1”和“ 0”分别表示两种状态，二者无大小之分。
()4.格雷码具有任何相邻码只有一位码元不同的特性。
()5.八进制数(18) 8比十进制数(18) 10小。
()6.当传送十进制数5时，在8421奇校验码的校验位上值应为1。
( )7.在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
()8.占空比的公式为：q = t w / T,则周期T越大占空比q越小。
数字电路习题库
一、选择题1、时序电路可由（ ）组成。
A.门电路B.触发器或触发器和门电路C.触发器或门电路D.组合逻辑电路 2、下列选项中不是时序电路组成部分的是（ ）。
A.门电路 B.组合逻辑电路 C.触发器 D.寄存器 3、时序电路由门电路和（ ）组合而成A.触发器B.寄存器C.加法器D.译码器 4、时序电路的输出状态的改变（ ）。
A.仅与该时刻输入信号的状态有关 B.仅与时序电路的原状态有关 C.与所述的两个状态都有关 D.与所述的两个状态都无关 5、时序逻辑电路中一定包含（）。
A.触发器B.组合逻辑电路C.移位寄存器D.译码器 6、时序逻辑电路中必须有（）。
A.输入逻辑变量B.时钟信号C.计数器D.编码器7、有一个与非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 8、有一个或非门构成的基本RS 触发器，欲使该触发器保持原状态，即n n Q Q =+1， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 9、有一个与非门构成的基本RS 触发器，欲使该触发器01=+n Q， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 10、有一个或非门构成的基本RS 触发器，欲使该触发器01=+n Q， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 11、有一个与非门构成的基本RS 触发器，欲使该触发器11=+n Q， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S 12、有一个或非门构成的基本RS 触发器，欲使该触发器11=+n Q， 则输入信号应为（）。
A.0==R SB. 1==R SC. 0,1==R SD. 1,0==R S13、对于JK 触发器，输入1,0==K J ，CP 脉冲作用后，触发器的次态应为（）。
数字电子基础练习题答案
数字电子基础练习题一、选择题1. 在数字电路中，下列哪个逻辑门可以实现“非”运算？（）A. 与门B. 或门C. 非门D. 异或门2. 二进制数1101转换为十进制数是多少？（）A. 13B. 14C. 15D. 163. 在数字电路中，下列哪个器件可以实现数据的存储功能？（）A. 门电路B. 触发器C. 运算器D. 译码器A. 与运算B. 或运算C. 异或运算D. 积运算5. 一个4位二进制数能表示的最大十进制数是多少？（）A. 15B. 16C. 17D. 18二、填空题1. 在数字电路中，逻辑“0”和逻辑“1”分别代表______和______电平。
2. 二进制数1110转换为八进制数是______。
3. 一个触发器可以存储______位二进制信息。
4. 在数字电路中，实现算术运算的电路称为______。
5. n位二进制数可以表示的不同状态有______个。
三、判断题1. 在数字电路中，正逻辑和负逻辑的电压范围是相同的。
（）2. 两个二进制数相加，和的位数一定比被加数和加数的位数多。
（）3. 触发器是数字电路中的基本存储单元。
（）4. 逻辑门电路的输出与输入之间存在线性关系。
（）5. 二进制数和十六进制数之间的转换需要通过十进制数进行。
（）四、简答题1. 请简述数字电路与模拟电路的区别。
2. 什么是逻辑门？请举例说明常见的逻辑门及其功能。
3. 请解释半加器和全加器的区别。
4. 简述二进制数与八进制数之间的转换方法。
5. 请列举至少三种常见的数字电路器件，并说明其功能。
五、综合题1. 给定一个4位二进制数1011，请将其转换为十进制数。
2. 设计一个简单的38译码器电路，并说明其工作原理。
5. 请简述触发器在数字电路中的作用，并以D触发器为例，说明其工作原理。
六、计算题a) 101011b) 11011101c) 111100001a) 25b) 63c) 128a) 1101 + 1011b) 11101 + 10111c) 1001101 + 110111a) 1010 110b) 111100 10101c) 10011011 11011a) 10101111b) 110011001c) 111100001111七、分析题2. 给定一个4位二进制计数器，说明其工作原理，并计算计数器的最大计数值。
(完整word版)数字电路习题
数字电路习题一、判断题1、当TTL与非门的输入端悬空时相当于输入为逻辑1.2、普通的逻辑门电路的输出端不可以并联在一起,否则可能会损坏器件。
3、三态门的三种状态分别为：高电平、低电平、不高不低的电压。
4、TTL OC门（集电极开路门）的输出端可以直接相连，实现线与.5、CMOS 电路和 TTL 电路在使用时，不用的管脚可悬空。
6、CMOS 电路比 TTL 电路功耗大。
7、在 TTL 电路中通常规定高电平额定值为 5V .二、选择题1、三态门输出高阻状态时，是正确的说法。
A。
用电压表测量指针不动 B.相当于悬空 C。
电压不高不低 D.测量电阻指针不动2、对于T T L与非门闲置输入端的处理,可以.A.接电源B。
通过电阻3kΩ接电源 C.接地D。
与有用输入端并联3、C M O S数字集成电路与T T L数字集成电路相比突出的优点是。
A.微功耗B。
高速度C。
高抗干扰能力 D.电源范围宽4、以下电路中常用于总线应用的有。
A。
T S L门（三态门） B.O C门 C.C M O S传输门 D.C M O S与非门5、下面几种逻辑门中，可以用作双向开关的是.A．C M O S传输门B．或非门Ｃ．异或门三、练习题1、如图所示各门电路均为 74 系列 TTL 电路，分别指出电路的输出状态（高电平、低电平或高阻态）2、如图所示各门电路均为 CC4000 系列的 CMOS 电路，分别指出电路的输出状态是高电平还是低电平。
3、半导体二极管的开关条件是什么?导通和截止时各有什么特点？4、半导体三极管的开关条件是什么？饱和导通和截止时个有什么特点？5、为实现图中输出端表达式的逻辑关系，请合理地将多余端C 进行处理.图（ a ）～（ c ）为 CMOS 电路，图（ d )为 TTL 电路.在 CMOS 电路中，要求至少采用两种方法。
6、 利用2输入与非门组成非门、与门、或门、或非门和异或门，要求列出表达式并画出最简逻辑图。
数电期末练习题
第一章数制与码制一、单项选择题：1. 十进制数32转换为二进制数为（C）A、1000 B、10000 C、100000 D、10000002. 二进制数11111100001转换为十六进制数为（D ）A、FE1H B、FC2H C、7D1H D、7E1H3. 十进制数36转换为8421BCD码为（C）A、00100100 B、00110100 C、00110110 D、111101104. 一位十六进制数可以用（C ）位二进制数来表示。
A、１B、２C、４D、165. 十进制数25用8421BCD码表示为（B ）。
A、10 101 B、0010 0101 C、100101 D、101016．十进制数35转换为8421BCD码为（B ）A、00100100 B、00110101 C、00100011 D、001101107．三位二进制数码可以表示的状态是（ D ）。
A、2 B、4 C、6 D、88．十进制数25转换为二进制数为（ D ）。
A、110001 B、10111 C、10011 D、110019．BCD代码为（100011000100）表示的数为(594)10，则该BCD代码为（）。
A、8421BCD码B、余3 BCD码C、5421BCD码D、2421BCD码（C）10．与二进制数00100011相应的十进制数是( B )。
A、35 B、19 C、23 D、6711. 是8421BCD码的是（ B ）。
A、1010 B、0101 C、1100 D、110112. 二进制数1101转换为十进制数为（D ）A、10 B、11 C、12 D、1313. 比较数的大小，最大数为（ C ）A、(1 B、(51)10C、(34)16 =(52) 10 D、(43)814．把10010110 二进制数转换成十进制数为（A ）A、150 B、96 C、82 D、15915. 将十六进制数4FB转换为二进制数等于( C )A、011101110101BB、011100111011BC、010*********D、10001000010116. 将数1101.11B转换为十六进制数为（ A ）A、D.CH B 、15.3H C、12.EH D21.3H10010)217. 将十进制数130转换为对应的八进制数：( ) A、202 B、82 C、120 D、23018. 二进制整数最低位的权是（c ）A、0 B、2 C、02D、419. n位二进制整数，最高位的权是（）A、n2B、1n2-C、1n2+D、2n2+20. 下列四个数中最大的数是( )A、(AF)16B、(001010000010)8421BCDC、(10100000)2D、(198)1021. 将代码(10000011)8421BCD转换成二进制数为（b ）A、(01000011)2B、(01010011)2C、(10000011)2D、(000100110001)222. 十进制数4用8421BCD码表示为：（）A、100 B、0100 C、0011 D、1123. 下列不同进位制中最大的是（）A、（76）8B、（1100101）2C、（76）10D、（76）1624. 用8421码表示的十进制数45，可以写成（）A、45B、[101101]BCDC、[01000101]BCDD、[101101]225. 下列属于8421BCD码的是（）A、1011 B、1111 C、0111 D、110026. 下列不属于8421BCD码的是（）A、0101 B、1000 C、0111 D、110027. 下列四个数中最大的数是( )A、(AF)16B、(001010000010)8421BCDC、(10100000)2D、(198)1028. 8421BCD码01100010表示的十进制数为（）、15 B、98 C、62 D、4229. 带符号位二进制数00011010（+26）的补码是（）A11100101 B 00011010 C 11100110 D 0110011030. 带符号数二进制数10011010（-26）的补码是（）A 00011010B 11100101 C11100110 D 1110011131. 带符号数00101101（+45）的补码是（）A 00101101B 11010010 C11010011 D 0101001132. 带符号数10101101（-45）的补码是（）A 00101101B 11010010 C11010011 D 0101001133. 将十进制整数转换为二进制整数，采用的方法是（）A 乘2取整B 除2取余C 按权展开D 除16取余34. 将十进制小数转换为二进制小数，采用的方法是（）A 乘2取整B 除2取余C 按权展开D 除16取余35. 将二进制数转换为十进制数，采用的方法是（）A 乘2取整B 除2取余C 按权展开，然后按十进制规则相加D 除16取余二、多项选择1. 与十进制数（53.5）10等值的数或代码为（）A、(0101 0011.0101)8421BCDB、(35.8)16C、(110101.1)2D、(65.4)82. 与八进制数(47.3)8等值的数为（）A、(100111.011)2B、(27.6)16C、(27.3 )16D、(100111.11)23. 下列哪些属于8421BCD码（）A、0000 B、1111 C、0111 D、1100三、判断题：正确：“√”，错误：“×”。
华中师大《数字电路》练习测试题库及答案
华中师范大学网络教育学院《数字电路》练习测试题库及答案一、单项选择题。
1、在下列逻辑电路中，不是组合逻辑电路的是------ 。
A. 译码器B. 编码器C. 全加器D. 寄存器2、时序电路可以由____________组成。
A.门电路B. 触发器或门电路C. 触发器或触发器和门电路的组合3、时序电路输出状态的改变____________。
A. 仅与该时刻输入信号的状态有关B. 仅与时序电路的原状态有关C. 与以上两者皆有关4、组合电路的竞争和险象是指___________。
A. 输入信号有干扰时，在输出端产生了干扰脉冲B. 输入信号改变状态时，输出端可能出现的虚假信号C. 输入信号不变时，输出端可能出现的虚假信号5、仅具有“置0” “置1”功能的触发器叫___________。
A. JK触发器B. RS触发器C. D触发器6、译码电路的输入量是____________。
A. 二进制B. 十进制C. 某个特定的输入信号7、由n个JK触发器构成的扭环形计数器，其有效计数状态共有___________个A．n；B．2的n次方；C．2n8、编码电路和译码电路中，____________电路的输出是二进制代码。
A. 编码B. 译码C. 编码和译码9、ROM是指_____________。
A. 随机读写存储器B. 只读存储器C. 不可擦除式只读存储器D. 可擦可编程只读存储器10、寄存器在电路组成上的特点是____________。
A. 有CP输入端，无数据输入端B. 有CP输入端和数据输入端C. 无CP输入端，有数据输入端11、组合电路的竞争和险象是指___________。
A. 输入信号有干扰时，在输出端产生了干扰脉冲B. 输入信号改变状态时，输出端可能出现的虚假信号C. 输入信号不变时，输出端可能出现的虚假信号12、若使JK 触发器仅有翻转功能，控制端J 、K 正确接法是___________。
A ．J= K= Q nB ．J=K=1C ．J=K=013、逻辑函数中的最小项_______________。
考研题数字电路题库及答案
考研题数字电路题库及答案考研题：数字电路题库及答案数字电路是计算机科学与技术专业中的一门重要课程，也是考研中常见的一道题型。
掌握数字电路的基本原理和设计方法对于考研的学生来说至关重要。
在备考过程中，做一些题库练习是非常有帮助的，下面将为大家介绍一些常见的数字电路题目及答案。
1. 以下哪个逻辑门具有与非门的功能？A. 与门B. 或门C. 异或门D. 与非门答案：D. 与非门与非门是一种基本逻辑门，其输出与输入信号相反。
如果输入为1，则输出为0；如果输入为0，则输出为1。
2. 以下哪个逻辑门具有与门的功能？A. 与门B. 或门C. 异或门D. 与非门答案：A. 与门与门是一种基本逻辑门，其输出只有在所有输入都为1时才为1，否则为0。
3. 以下哪个逻辑门具有或门的功能？B. 或门C. 异或门D. 与非门答案：B. 或门或门是一种基本逻辑门，其输出只要有一个输入为1，输出就为1。
只有在所有输入都为0时，输出才为0。
4. 以下哪个逻辑门具有异或门的功能？A. 与门B. 或门C. 异或门D. 与非门答案：C. 异或门异或门是一种基本逻辑门，其输出只有在输入信号不同时才为1，否则为0。
5. 以下哪个逻辑门具有同或门的功能？A. 与门B. 或门C. 异或门D. 与非门答案：D. 与非门同或门是一种基本逻辑门，其输出只有在输入信号相同时才为1，否则为0。
6. 以下哪个逻辑门具有与门和非门的功能？B. 或门C. 异或门D. 与非门答案：D. 与非门与非门是一种基本逻辑门，其输出与输入信号相反。
如果输入为1，则输出为0；如果输入为0，则输出为1。
通过以上题目的练习，我们可以加深对数字电路中各种逻辑门的理解和应用。
掌握了逻辑门的功能和特点，我们就可以根据实际问题进行电路的设计和分析。
除了逻辑门的题目，数字电路题库中还包括了其他一些常见的题型，如编码器、译码器、触发器等。
这些题目涉及到数字电路的进一步应用和设计。
在备考过程中，我们可以通过练习这些题目来提高自己的解题能力和应试水平。
数字电路复习题(含答案)
一、填空题：1．在计算机内部，只处理二进制数；二制数的数码为 1 、 0两个；写出从(000）2依次加1的所有3位二进制数： 000、001、010、011、100、101、110、111 。
2．13=（1101）2；(5A ）16=(1011010）2;（10001100）2=(8C)16. 完成二进制加法（1011)2+1=（1100）2 3．写出下列公式：= 1 ；= B ；= A+B ；=B A +。
4．含用触发器的数字电路属于 时序逻辑电路 (组合逻辑电路、时序逻辑电路)。
TTL 、CMOS 电路中，工作电压为5V 的是 TTL ；要特别注意防静电的是 CMOS 。
5．要对256个存贮单元进行编址，则所需的地址线是 8 条。
6．输出端一定连接上拉电阻的是 OC 门；三态门的输出状态有 1 、 0 、 高阻态三种状态。
7．施密特触发器有 2 个稳定状态。
，多谐振荡器有 0 个稳定状态。
8．下图是由触发器构成的时序逻辑电路.试问此电路的功能是 移位寄存器 ，是 同步 时序电路(填同步还是异步)，当R D =1时，Q 0Q 1Q 2Q 3= 0000 ,当R D =0，D I =1，当第二个CP 脉冲到来后,Q 0Q 1Q 2Q 3= 0100 。
（图一)1．和二进制数（111100111。
001）等值的十六进制数是（ B )A ．(747.2)16B ．(1E7。
2） 16C ．(3D7。
1) 16D ．(F31.2) 162．和逻辑式B A C B AC ++相等的式子是( A ）A ．AC+BB ． BCC ．BD ．BC A +1D C1FF 01D C1 FF 01D C1 FF 01D C1 FF 0R D R D R D R D Q 3Q 2Q 1Q 0D IR D CP3．32位输入的二进制编码器,其输出端有( D )位。
A. 256B. 128 C。
4 D。
54．n位触发器构成的扭环形计数器，其无关状态数为个( B ）A．2n—n B．2n-2n C．2n D．2n—15．4个边沿JK触发器，可以存储( A )位二进制数A．4 B．8 C．166．三极管作为开关时工作区域是（ D )A．饱和区+放大区B．击穿区+截止区C．放大区+击穿区D．饱和区+截止区7.下列各种电路结构的触发器中哪种能构成移位寄存器（ C ）A．基本RS触发器B．同步RS触发器C．主从结构触发器8．施密特触发器常用于对脉冲波形的（ C ）A．定时B．计数C．整形1．八进制数（34。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
第9章数字电路复习练习题
23．※电路如图所示：⑴判断电路的逻辑功能；⑵试画出Q0、Q1的波形图（设初始状态为00）。
解：由电路可知，J0=Q1，J1= ，可画出Q0、Q1的波形如图所示。此电路为同步三进制数器。
24．※触发器电路及输入信号波形如图所示,画出Q0、Q1的波形图。（设各触发器的初始状态为０）
解：此电路为：二进制异步加法计数器，其波形如下。
15．△如图所示电路是由Ｄ触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
解：此电路为：二进制异步减法计数器，其波形如下。
16．△如图所示电路是由Ｄ触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
A. 0 B. 1 C. 不定
5.下图中，A、B为某逻辑电路的输入波形，Y为输出波形，则该逻辑电路为______。A
A.或非门B. 与非门 C.与门
6.已知逻辑函数 的输入端A、B的波形如下图所示，则输出函数的波形为_____。B
7. 已知D触发器的初始状态为0态，当D＝0时，CP脉冲作用后，Q端状态应为。A
解：
13．△已知一计数电路及其各级的输出波形如下图所示，请指出：
１、计数器是前沿触发还是后沿触发？
２、是同步还是异步计数电路。
３、是几进制计数电路？
解：
１、计数器是前沿触发；２、是个异步计数器；３、是一位四进制或二位二进制计数器。
14．△如图所示电路是由Ｄ触发器构成的计数器，试说明其功能；并画出与CP脉冲对应的各输出端波形。（设初始状态为000）
（A）7个（B）5个（C）8个
《数字电路》练习题
《数字电路》练习题一、填空题1.数字电路按照是否有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。
2.逻辑函数有四种表示方法，它们分别是真值表、逻辑表达式、逻辑图和卡诺图。
3.时序逻辑电路在某一时刻的输出状态不仅取决于当时的输入信号，还与电路原来的状态有关。
4.三态门的三种状态是指输出的低电平状态、高电平状态、高阻状态。
5.（10110010.1011）2=（262.54 ）8=（B2.B ）16。
6.，Y= A 。
7.根据__反演_____律可得AB=A+B。
8.数据选择器和数据分配器的功能正好相反，互为逆过程。
9.JK触发器的输入J=K 时就转换为T触发器。
10.根据逻辑代数中的代入规则，在任何逻辑等式两边所有出现某一变量的地方都代之以__一个逻辑函数，等式仍然成立。
11.优先编码器具有对优先级高的信号进行优先编码的特性。
12.基本逻辑运算有__与__、或、非3种。
13.描述逻辑函数各个变量取值组合和函数值对应关系的表格叫真值表。
14.函数Y=AB+AC有3个输入变量，则Y的最小项表达式为________。
15.能够将1个输入数据，根据需要传送到m个输出端的任何一个输出端的电路叫_数据分配器___。
16.对于T触发器，当T=__0___时，触发器处于保持状态。
17.(48.5)10=(_1001000.0101__)8421BCD。
18.OC门称为集电极开路门，多个OC门输出端并联到一起可实现线与功能。
19.对共阳接法的发光二极管数码显示器，应采用___低____电平驱动的七段显示译码器。
20.同步时序电路具有同一个时钟CP控制。
21.N个触发器可以构成能寄存___N____位二进制数码的寄存器。
22.JK触发器的特性方程为：。
23.组合逻辑电路的输出仅仅只与该时刻的输入有关，而与电路原先状态无关。
24.一个四选一数据选择器，其地址选择信号有2 个。
25.将2014个“1”异或起来得到的结果是0 。
数电练习题
数电练习题一、选择题1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 下列哪个不是数字电路的特点？A. 高速性B. 稳定性C. 可扩展性D. 低功耗3. 触发器的主要用途是：A. 存储信息B. 放大信号C. 转换信号D. 滤波4. 以下哪个是组合逻辑电路的特点？A. 有记忆功能B. 输出只依赖于当前输入C. 输出依赖于过去和当前输入D. 需要时钟信号5. 一个4位二进制计数器，其计数范围是：A. 0-3B. 0-7C. 0-15D. 0-31二、填空题6. 数字电路中最基本的逻辑门是_________、_________和_________。
7. 一个具有8个输入端的与非门，其输出为高电平时，至少需要输入端中有_________个高电平。
8. 触发器的两个稳定状态是_________和_________。
9. 在数字电路中，_________是实现时序逻辑功能的基本单元。
10. 一个3位二进制计数器的最大计数值为_________。
三、简答题11. 请简述什么是同步计数器和异步计数器的区别。
12. 描述一个简单的数字电路设计流程。
13. 解释什么是布尔代数，并给出一个布尔代数的表达式及其简化形式。
四、计算题14. 给定一个逻辑表达式：Y = AB + BCD + A'C'D'，使用卡诺图方法化简该表达式。
15. 设有一个4位二进制计数器，其初始状态为0000，求在时钟信号的驱动下，计数器的输出状态序列。
五、设计题16. 设计一个简单的数字钟电路，要求能够显示0到59的秒数，并说明电路的工作原理。
17. 设计一个3位二进制到七段显示的转换电路，并给出相应的真值表。
六、分析题18. 分析一个简单的数字电路，如半加器，并说明其工作原理和输入输出关系。
19. 给出一个带有反馈的触发器电路，并分析其功能。
七、论述题20. 论述数字电路在现代电子技术中的重要性及其应用领域。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路练习题一 填空题：1．逻辑函数Y AB C =+表示成最小项表达式（ ）。
2．将2004个“1”异或起来得到的结果是（ ）。
3．半导体存储器的结构主要包含三个部分，分别是（ ）、（ ）、（ ）。
4．由555定时器构成的三种电路中，（ ）和（ ）是脉冲的整形电路。
5．逻辑函数有四种表示方法，它们分别是（ ）、（ ）、（ ）和（ ）。
6.目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（ ）电路和（ ）电路。
7．施密特触发器有（ ）个稳定状态.，多谐振荡器有（ ）个稳定状态。
8. 在室温下，TTL 门电路输出高电平为 V ，阈值电压为 V ，输出低电平 V 。
CMOS 门电路输出高电平可接近 ，输出电电平接近 V 9. 触发器按电路结构可分为 、 和 ；10. 组合逻辑电路产生竞争冒险的内因是 ；11. 三位二进制减法计数器的初始状态为101，四个CP 脉冲后它的状态为 ； 12. 如图1所示，A=0时，Y= ；A=1，B=0时，Y= ； 13 C A AB Y +=，Y 的最简与或式为 ；14. 如图2所示为TTL 的TSL 门电路，EN=0时，Y 为 ，EN=1时，Y= ； 15. 触发器按逻辑功能可分为RS 、JK 、 、 和D ；16 四位二进制减法计数器的初始状态为0011，四个CP 脉冲后它的状态为 ； 17. 数字系统中常用的各种数字部件，就其结构和工作原理而言可分为两大类， 即 和 。
二 选择题1．十进制数3.625的二进制数和8421BCD 码分别为（ ）A ． 11.11 和11.001B ．11.101 和0011.011000100101C ．11.01 和11.011000100101D ．11.101 和11.101 2．下列几种说法中错误的是（ ）A ．任何逻辑函数都可以用卡诺图表示。
B ．逻辑函数的卡诺图是唯一的。
C ．同一个卡诺图化简结果可能不是唯一的。
D ．卡诺图中1的个数和0的个数相同。
3．和TTL 电路相比，CMOS 电路最突出的优点在于（ ） A ．可靠性高 B ．抗干扰能力强C ．速度快D ．功耗低4．为了把串行输入的数据转换为并行输出的数据，可以使用（ ） A ．寄存器 B ．移位寄存器C ．计数器D ．存储器 5．单稳态触发器的输出脉冲的宽度取决于（ ）A ．触发脉冲的宽度B ．触发脉冲的幅度C ．电路本身的电容、电阻的参数D ．电源电压的数值 6．为了提高多谐振荡器频率的稳定性，最有效的方法是（ ） A ．提高电容、电阻的精度 B ．提高电源的稳定度C ．采用石英晶体振荡器 C ．保持环境温度不变7．已知时钟脉冲频率为f cp ，欲得到频率为0.2f cp 的矩形波应采用（ ） A ．五进制计数器 B ．五位二进制计数器C ．单稳态触发器 C ．多谐振荡器8．在图3用555定时器组成的施密特触发电路中，它的回差电压等于（ ） A ．5V B ．2VC ．4VD ．3Vυ图39. 用卡诺图法化简函数F (ABCD )=∑m (0,2,3,4,6,11,12)+∑d (8,9,10,13,14,15)得最简与-或式________。
A. BC B F +=B.C BD A F ++=C. C B D F +=D.A B CD F ++= 10. 逻辑函数F 1、F 2、F 3的卡诺图如图4所示，他们之间的逻辑关系是 。
A ．F 3=F 1•F 2B ．F 3=F 1+F 2C ．F 2=F 1•F 3D ．F 2=F 1+F 3图411. 八选一数据选择器74151组成的电路如图5所示，则输出函数为（ ）。
A ．BC CA BA L ++= B ．B C A C A B L ++= C ．B C CA A B L ++=D ．CB CA A B L ++=CB A图512. 图6所示电路中，能完成Q n +1=n Q 逻辑功能的电路是（）图613.某逻辑门的输入端A 、B 和输出端F 的波形图7所示，F 与A 、B 的逻辑关系是：A. 与非；B. 同或；C.异或；D. 或。
A B F图714．卡诺图如图8所示，电路描述的逻辑表达式F = 。
A ．D C D A DB ++ B ．C A C B B A ++ C ．BC+AD+BD D ．AB CD AB ++15．在下列逻辑部件中，不属于组合逻辑部件的是 。
A ．译码器B ．编码器C ．全加器D ．寄存器16．八路数据选择器，其地址输入端（选择控制端）有 个。
A ．8个B ．2个C ．3个D ．4个17．为将D 触发器转换为T 触发器，图9所示电路的虚线框内应是 。
A ．或非门B ．与非门C ．异或门图918．一位十进制计数器至少需要 个触发器。
A ．3B ．4C ．5D ．1019．将十进制数65.2转换成8421BCD 码，可以写成（ ）A ．[1000001.001]BCD B. [1000001.001] BCD C. [1100101.001]BCD D. [01100101.01] BCD20．函数BC AC C A B A Y +++=))((的反函数，可以写成（ ）A ．C A Y += B. CB A Y +⋅= C.C B B A C A Y ⋅++= D. C B Y +=21． 试判断图示组合电路，在C=0时的逻辑功能为（ ）A ．同或门B ．与门C ．与非门D ．或非门22．用四选一数据选择器实现函数BC C A C B A Y +⋅+⋅=，应使（ ）。
A ．C D D ==20,11=D ,C D =3B ．CD D ==21,10=D ,03=D C ．120==D D ,C D =1,03=DD ．120==D D ,C D =1,C D =323．在图示各JK 触发器中，状态Q 能随CP 转换的是：（ ）24. JK 触发器在CP 作用下，若状态必须发生翻转，则应使（ ）A. J=K=0B. J=K=1C. J=O ，K=1D. J=1，K=0 25. 单稳态触发器可以产生（ ）波形。
A. 正弦波B. 三角波C. 锯齿波D.矩形波 26. 下列逻辑函数表达式中，不可能产生竞争冒险现象的是（ ）A . D A AB Y ⋅+= B. )15,13,7,5(m Y ∑= C. )14,12,10,8,6,4,2,0(m Y ∑= D. BD B A Y +=27. 图示电路是由555器件构成的单稳态触发器，I V 是触发信号，输出脉冲)(t Q 的宽度是WO t ，试判断Q (t )的正确波形是：（ ）三 逻辑函数化简题（1）．将逻辑表达式D A D C D C B A +++++++转换成与-或形式。
（用公式法化简） （2）B AD CD B A Y +++=1（用公式法化简）（3）.用卡诺图法化简逻辑表达式C B A D A B A D C AB CD B A ++++（用卡诺图化简） （4）)15,14,13,12,10,9,8,6,4,1,0(),,,(2∑=m D C B A Y （用卡诺图化简）四 分析题（1）分析下图所示的同步时序电路的逻辑功能，写出电路的时钟方程、驱动方程、状态方程，画出电路的状态转换图及波形图，分析电路的逻辑功能。
（2）、试分析下列电路是多少进制计数器。
（3）、电路如图（a ）所示，设各触发器为CMOS 主从触发器，设0F 的初态为0。
对应CP 分别画出0Q 、1Q 、0ϕ、1ϕ、2ϕ、3ϕ的波形（画波形时不考虑延迟时间）。
图（a ）（4）逻辑电路如下图a 、b 所示。
试对应图C 所示输入波形，分别画出输出端L1、、L2 的波形。
(设触发器的初态为0)1CAB 2（a ） (b)A BC(c )（5）试分析下图所示逻辑电路，写出逻辑表达式和真值表，表达式化简后再画出新的逻辑图。
（6）．74161组成的电路如图所示，分析电路，并回答以下问题 （1）画出电路的状态转换图（Q 3Q 2Q 1Q 0）； （2）说出电路的功能。
（74161的功能见表）题3图 五 设计题 （1）．试设计一个检测电路。
该电路的输入是一位8421BCD 码。
当输入的8421BCD 码所对应的十进制数符能被5整除时，输出为1，否则输出为0。
用与非门实现之。
（2）.试用D 功能触发器，完成题4图所示的状态转换的同步时序逻辑电路（不画逻辑图）。
要求： （1）列出次态卡诺图；（2）写出状态方程；（3）写出驱动方程。
题4图（3）用3线—8线译码器74LS138实现下列函数：（要求写出变换过程）))((21C A B A Z AC BC AB Z ++=++=OO O O O O O O（4）、用两种方法(反馈清0法和反馈置数法)把74LS160设计成N = 6的计数器。
CP（5）由555定时器、3-8线译码器74HC138和4位二进制加法器74HC161组成的时序信号产生电路如图11所示。
1. 试问555定时器组成的是什么功能电路？（4分）2. 计算v o1输出信号的周期；（5分）3. 试问74LVC161组成什么功能电路？列出其状态表；（6分）4. 画出图中Q 3、Q 2、Q 1、Q 0 及L 的波形。
（10分）1k 1k Ω0.1μR R。