常用时序逻辑功能器件
时序逻辑电路分类
时序逻辑电路分类介绍时序逻辑电路是一种用于处理时序信号的电路，它由逻辑门和存储元件组成。
时序逻辑电路按照其功能和结构的不同，可以分为多种类型。
本文将对时序逻辑电路的分类进行全面、详细、完整和深入的探讨。
一、根据功能分类1. 同步时序逻辑电路同步时序逻辑电路是指其数据在同一个时钟上升沿或下降沿进行传递和存储的电路。
这类电路广泛应用于计算机中的寄存器、时钟驱动器和状态机等。
同步时序逻辑电路具有可靠性高、稳定性强的特点。
2. 异步时序逻辑电路异步时序逻辑电路是指其数据不依赖时钟信号而进行传递和存储的电路。
这种电路在通信系统中常用于数据传输和处理，如异步串行通信接口（UART）。
异步时序逻辑电路具有处理速度快和实时性强的特点。
二、根据结构分类1. 寄存器寄存器是一种时序逻辑电路，用于存储和传递数据。
寄存器通常采用D触发器作为存储元件，可以实现数据的暂存和移位操作。
寄存器广泛应用于计算机的数据存储和寄存器阵列逻辑器件（RALU）等。
2. 计数器计数器是一种时序逻辑电路，用于生成特定的计数序列。
计数器可以按照时钟信号对计数进行增加或减少，并可以在达到指定计数值时触发其他操作。
计数器被广泛应用于时钟发生器、频率分频器和时序控制等电路中。
3. 时序控制器时序控制器是一种时序逻辑电路，用于控制其他电路的时序和操作。
时序控制器根据输入的控制信号和当前的状态，通过逻辑运算和状态转移进行运算和控制。
时序控制器被广泛应用于计算机的指令译码和状态机的设计中。
三、根据存储方式分类1. 同步存储器同步存储器是一种时序逻辑电路，用于存储和读取数据。
同步存储器是在时钟信号作用下进行数据存取的，并且数据的读取和写入操作都在时钟的上升沿或下降沿进行。
同步存储器主要包括静态随机存储器（SRAM）和动态随机存储器（DRAM）等。
2. 异步存储器异步存储器是一种时序逻辑电路，用于存储和读取数据。
与同步存储器不同的是，异步存储器的读取和写入操作不依赖时钟信号，而是由数据访问信号和存储器内部的同步电路进行控制。
常用时序逻辑器件
UCC 8
R 5 CO
TH 6 R
TR 2
R D
7 VT
分压器 1
+ A1 +
A2
比较器
RD 4
&Q &
Q
R-S触发器
uo
3
TH是比较器A1的信号输入端，称为阈值输入端；TR 是比较器A2的信号输入端，称为触发输入端。放电三极管 T1为外接电容提供一个接地的放电通道。当基本RS触发器 置 1 时，T1截止，基本RS触发器置 0时，T1导通。 RD 是直接复位接入端，当RD为低电平时，输出端为低电平。
将立即被送入进寄存器中，有：
Q Q Q Q n1 n1 n1 n1 3 21 0
D3 D2 D1D0
2．移位寄存器
移位寄存器不仅能存放数码，还有移位的功能，是数字 系统中进行算术运算的必需器件，应用十分广泛。移位寄存 器在移位脉冲作用下将寄存器的数码依次向左或向右移，按 移动方式不同分为单向（左移或右移）移位寄存器和双向移 位寄存器。按数码的输入输出方式不同又可分为串行（并行） 输入，串行（并行）输出等。
静态保持、动态保持、并行输入、左移移
位和右称移位六项功能。
二、计数器
计数器是用来对输入脉冲进行计数的时序逻辑电路。 按计数器进位制来分,可分为二进制和十进制计数器等。
1．同步二进制计数器 同步计数器：计数脉冲同时加到所有触发器的时钟信号输 入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。 显然，它的计数速度比较快。同步二进制加法计数器的功能表 如下表所示。
ET RD A B C D RCO
EP 74LS161 LD
CP QA QB QC QD
ET RD A B C D RCO
时序逻辑电路的功能
时序逻辑电路的功能时序逻辑电路是数字电子电路中一种重要的电路类型，它的功能主要用于处理和控制时序信号。
时序信号是指按照一定的时间顺序变化的信号，如时钟信号、计数信号等。
时序逻辑电路能够对这些时序信号进行处理和控制，实现各种复杂的功能。
时序逻辑电路主要由触发器、计数器、移位寄存器等组成，通过这些元件的组合和连接，可以实现各种不同的功能需求。
下面将介绍几种常见的时序逻辑电路及其功能。
1. 时钟发生器时钟发生器是时序逻辑电路中最基本的电路之一。
它的功能是产生稳定的时钟信号，用于同步整个数字系统中的各个部件。
时钟信号的频率和占空比可以通过时钟发生器进行调节，以满足不同的应用需求。
2. 触发器触发器是一种存储器件，它的功能是在时钟信号的作用下，根据输入信号的变化产生相应的输出信号。
触发器有多种类型，如D触发器、JK触发器、T触发器等。
它们可以用于存储和传输数据，实现数据的暂存和延迟等功能。
3. 计数器计数器是一种能够对输入的时序信号进行计数操作的电路。
它的功能是将输入的时序信号进行计数，并输出相应的计数值。
计数器可以实现简单的计数功能，也可以根据特定的计数模式，实现复杂的计数功能，如循环计数、递减计数等。
4. 移位寄存器移位寄存器是一种具有移位功能的存储器件。
它的功能是将输入信号按照一定的规律进行移位操作，并输出相应的移位结果。
移位寄存器可以实现数据的串行输入和串行输出，还可以实现数据的并行输入和并行输出，广泛应用于数据通信和数字信号处理等领域。
5. 状态机状态机是一种能够根据输入信号的变化，自动改变状态和执行相应操作的电路。
它的功能是根据特定的状态转移规则，实现复杂的控制逻辑。
状态机可以分为Moore型和Mealy型，它们在输出信号的计算方式上有所不同，但都能实现复杂的状态和控制逻辑。
时序逻辑电路的功能多种多样，它们在数字系统中起到了至关重要的作用。
无论是计算机、通信设备还是数字家电，都离不开时序逻辑电路的支持。
构成时序逻辑电路的基本器件
构成时序逻辑电路的基本器件时序逻辑电路是指根据输入信号的不同时刻，产生不同输出信号的电路。
它是数字电路的重要组成部分，广泛应用于计算机、通信设备、控制系统等领域。
构成时序逻辑电路的基本器件包括时钟信号发生器、触发器、计数器和时序逻辑门电路。
时钟信号发生器是时序逻辑电路的基础，它产生稳定的方波信号作为时序逻辑电路的时间基准。
时钟信号的频率和占空比决定了时序逻辑电路的工作速度和稳定性。
常见的时钟信号发生器有晶体振荡器和RC多谐振荡器。
晶体振荡器通过利用晶体的固有振荡特性产生稳定的方波信号，而RC多谐振荡器则利用电容和电阻的组合产生方波信号。
触发器是时序逻辑电路的核心，用于存储和传输数据。
触发器有多种类型，如RS触发器、D触发器、JK触发器和T触发器等。
触发器的输入端和输出端都有稳定的工作状态，可以根据时钟信号的变化来进行数据存储和传输。
触发器可以实现存储器件的功能，用于存储和处理数据。
计数器是一种特殊的触发器，用于实现计数功能。
它可以根据时钟信号的变化进行计数，并根据设定的计数范围循环计数或停止计数。
计数器通常由多个触发器级联构成，每个触发器代表一个计数位。
常见的计数器有二进制计数器和BCD计数器，用于不同进制的计数。
时序逻辑门电路是由与门、或门、非门和时序逻辑门组成的电路。
与门和或门根据输入信号的逻辑关系产生输出信号，非门将输入信号取反。
时序逻辑门根据时钟信号的变化来控制输出信号的产生。
时序逻辑门电路可以实现各种复杂的逻辑功能，如时序比较、状态转换和数据处理等。
时序逻辑电路的设计需要考虑时序关系、稳定性和可靠性等因素。
合理选择和组合基本器件，能够满足设计要求，并提高电路的性能和可靠性。
此外，还需要注意时序逻辑电路的时钟频率和输入信号的传输延迟，以确保电路的正常工作。
总结起来，构成时序逻辑电路的基本器件包括时钟信号发生器、触发器、计数器和时序逻辑门电路。
它们共同实现了时序逻辑电路的功能，广泛应用于数字电路领域。
74ls161
数字电子
19
7.1.3
集成计数器
1.集成计数器 集成计数器74161 、 74LS193 、 74LS290 集成计数器 (1)74161的功能 的功能 74161是4位二进制同步加计数器。 位二进制同步加计数器。 是 位二进制同步加计数器 RD ：异步清零端 LD：预置数控制端 ： A、B、C、D： A、B、C、D：预置数据输入端 EP、ET：计数使能端 、 ： CP：时钟输入端 ： RCO：进位输出端 ： QA、QB、QC、QD ：计数输出端
数字电子 23
74LS193的功能表 的功能表
清零 预制 时钟 预制数据输入 LD CPUCPD A B C D RD H L L L X L H H H X X X X H X X X X D 输出 QA QB QCQD L L L L A B C D 加 计 数 减 计 数
A B C X X X X
数字电子
22
异步清零功能： 异步清零功能： 清零信号 RD＝1时， 时 计数器的输出将被直 接置零； 接置零； 异步预置数功能： 异步预置数功能： RD＝ 0，LD＝0时，立 ， ＝ 时 即把预置数据输人端A、 即把预置数据输人端 、 B、C、D的状态置人计 、 、 的状态置人计 数器的Q 数器的 A、QB、QC、 QD端。
图7.1.9
(FIASH)
数字电子
17
（5）画出完整的状态图，检查设计的计 ）画出完整的状态图， 数器能否自起动。 数器能否自起动。
n n n n n Q3 +1 = D3 = Q3 Q0 + Q n Q1 Q 0 2
Q
Q
n +1 2 n 2
= D2 = Q Q + Q Q
第7章 常用时序逻辑功能器件
5
第七章 常用时序逻辑功能器件
*** 中规模集成计数器
学习应注意以下几点： （1）编码 自然二进制/8421十进制 （2）模数 5进制、10进制、16进制 （3）加、减、可逆 （4）清0、置数端 同步还是异步
6
第七章 常用时序逻辑功能器件
74x161(74LS161 ,74HCT161)： 4位二进制同步加法计数器 74x160： 8421十进制加法计数器（实验五） 74x290：异步二—五—十进制计数器 74x390：异步二—十进制计数器 主要任务： 读功能表掌握计数器使用方法 学会使用集成计数器构成任意进制计数器的方法
RCO ET Q D Q C Q B Q A
10
第七章 常用时序逻辑功能器件
74x161计数状态
1
CR D D D D 1 CET 0 1 2 3 TC 1 CEP 74x161 CP ＞ Q Q Q Q PE 0 1 2 3
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP 2）同步并行预置制数。
31
第七章 常用时序逻辑功能器件
基本寄存器 按照功能
Q0
FF0
Q1
FF1
移位寄存器 并行
串行
按照存、取 数据方式
D0
D1
应用： 存储代码、串/并行转换、数值计算、缓冲区
32
第七章 常用时序逻辑功能器件
一、 集成中规模双向移位寄存器74x194 P284 DSR：右移串行输入端 Q0 Q1 Q2 Q3 CP S1 S0 DSL：左移串行输入端 VCC DI3,2,1,0 ：并行输入端 Q3~ Q0：数据输出端 74x194 CP：时钟脉冲输入端 D GND 上升沿触发 CR DSRDI0DI1 DI2 DI3 SL CR CR ：清零端， =0时清零
常用时序逻辑电路及其应用
功耗优化
通过优化电路结构和降低工作电压， 减小电路功耗，延长电池寿命。
THANKS FOR WATCHING
感谢您的观看
集成电路
FPGA和CPLD
现场可编程门阵列和复杂可编程逻辑 器件，可以通过编程实现时序逻辑电 路，具有灵活性高、可重复编程等优 点。
通过集成电路工艺实现时序逻辑电路， 具有高速、低功耗等优点，但成本较 高。
时序逻辑电路的性能优化
面积优化
在满足功能和性能要求的前提下， 尽量减小电路规模，降低成本。
速度优化
寄存器
总结词
寄存器是一种能够存储二进制数据的电路，它可以保存数据并按照时钟信号的节 拍进行数据的读写操作。
详细描述
寄存器由多个触发器组成，每个触发器存储一位二进制数。在时钟信号的上升沿 或下降沿时，寄存器会将输入的数据保存到触发器中，并在下一个时钟信号的上 升沿或下降沿时将数据输出。寄存器常用于数据的串行传输和并行传输。
02 常用时序逻辑电路
触发器
总结词
触发器是一种具有记忆功能的电路，它能够存储二进制数据，并在特定条件下改变状态。
详细描述
触发器有两个稳定状态，分别表示二进制数的0和1。当触发器的输入信号满足一定条 件时，触发器会从一个状态跳变到另一个状态，并保持该状态直到外部信号改变其状态。
常见的触发器有RS触发器、D触发器和JK触发器等。
常用时序逻辑电路及其应用
目录
• 时序逻辑电路概述 • 常用时序逻辑电路 • 时序逻辑电路的应用 • 时序逻辑电路的设计与实现
01 时序逻辑电路概述
时序逻辑电路的定义
总结词
时序逻辑电路是一种能够存储二进制状态，并按照一定的逻辑关系进行输入和输出的电路。
时序逻辑电路的组成
时序逻辑电路的组成时序逻辑电路是计算机硬件中的重要组成部分，用于处理和控制信号的时序关系。
它由多个时序逻辑门电路组成，通过时钟信号的触发和状态的转移来实现特定的功能。
本文将介绍时序逻辑电路的组成及其作用。
一、时序逻辑电路的基本组成时序逻辑电路主要由以下几个组成部分构成：1. 时钟信号：时钟信号是时序逻辑电路中最重要的信号之一，它控制着电路中各个时序元件的工作时序。
时钟信号通常是一个周期性的方波信号，根据时钟信号的上升沿或下降沿触发时序元件的状态转移。
2. 触发器：触发器是时序逻辑电路的基本组件，用于存储和传输数据。
它有一定的状态和输出，可以根据时钟信号的触发进行状态的切换。
常见的触发器有D触发器、JK触发器、T触发器等。
3. 寄存器：寄存器是由多个触发器组成的存储器件，用于存储多位数据。
它可以通过时钟信号进行数据的读写操作，并可以通过控制信号控制数据的传输和存储。
4. 计数器：计数器是一种特殊的寄存器，用于计数和存储特定的数字。
它可以根据时钟信号进行自增或自减操作，并可以通过控制信号进行清零或加载初始值。
5. 时序逻辑门：时序逻辑门是由与门、或门、非门等基本逻辑门组合而成的，用于实现特定的逻辑功能。
它可以根据时钟信号的触发进行状态的切换，从而实现复杂的逻辑运算。
二、时序逻辑电路的工作原理时序逻辑电路的工作原理可以简单描述为以下几个步骤：1. 时序元件的状态切换：根据时钟信号的触发，时序元件的状态可以从一种状态切换到另一种状态。
这种状态的转移可以通过触发器的状态切换、计数器的自增或自减等方式实现。
2. 数据的存储和传输：通过寄存器和触发器，可以实现数据的存储和传输。
当时钟信号触发时，数据可以从输入端传输到输出端，或者从输出端返回到输入端。
3. 逻辑运算的实现：通过时序逻辑门的组合，可以实现复杂的逻辑运算。
时序逻辑门可以根据时钟信号的触发，改变门电路的输入和输出，从而实现特定的逻辑功能。
三、时序逻辑电路的应用时序逻辑电路在计算机硬件中有广泛的应用，主要用于实现数据的存储、传输和处理。
数电_常用的时序逻辑功能器件
寄存器 存放二进制数，传输二进制信息 ，即代 码的寄存、移位、传输。 统计时钟脉冲的个数（数数、计数），分 频、定时、产生节拍脉冲。
计数器
7.1 计数器
7.1.1 二进制计数器
7.1.2 非二进制计数器 7.1.3 集成计数器
7.2 寄存器和移位寄存器
7.2.1 寄存器
f Q0
f Q1
f Q2
1 f CP 2
1 f CP 4
1 f CP 8
Q1
Q2
3tpd
8
图 7.1.3
说明:
计数脉冲的最小周期 Tmin= ntpd。 计数器也可作为分频器。
异步计数器工作速度慢。
2. 二进制同步计数器(分析)
为了提高计数速度，我们将CP脉冲同时接到全部 FF，使FF的状态变换与CP脉冲同步。这种方式的计 数器称为同步计数器。
00
01
11
10
D0
00 01 11 10
00
01
11
10
D0 Q0
0 0 x 0
1 1 x 0
0 0 x x
1 1 x x
1 1 x 1
0 0 x 0
0 0 x x
1 1 x x
(3)画出逻辑电路图
D3 Q3Q0 Q2Q1Q0 D2 Q2Q1 Q2Q0 Q2Q1Q0
D1 Q1Q0 Q3Q1Q0
n 1 n Q2 Q2
1. 二进制异步加计数器
•状态转换表
n Q2
n 1 n Q0 Q0
(CP由01时，此式有效) (Q0由10时，此式有效) (Q1由10时，此式有效)
Q1n1 Q1n
时序图
第6章时序逻辑电路内容提要时序逻辑电路的特性是具有记忆功能，即电路在某一时刻的输出不仅仅取决于这一时刻当前的输入，而且还与电路历史状态有关。
时序逻辑电路在结构上由组合电路和存储电路两部分组成，而且存储电路至少有一个输出作为组合逻辑电路的输入，组合电路的输出至少有一个作为存储电路的输入。
本章主要介绍时序逻辑电路的组成原理、时序逻辑电路的分析和设计方法及常用时序逻辑功能器件等。
时序逻辑电路的分析就是根据给定的时序逻辑电路的结构，找出该时序逻辑电路在输入信号及时钟作用下，存储电路状态的变化规律以及电路的输出值，从而了解该时序逻辑电路所完成的逻辑功能。
描述时序逻辑电路的逻辑功能一般采用存储电路的状态转移方程和电路输出函数表达式；或者采用状态转移表、状态转移图；或者用时序图（工作波形）来描述。
本章重点分析了移位寄存器、同步计数器和异步计数器，介绍了VHDL描述时序逻辑电路的方法。
时序逻辑电路的设计就是根据逻辑命题的要求，设计出实现该命题功能要求的时序电路，并力求最简。
本章重点介绍了采用小规模器件设计同步计数器、异步计数器的方法，介绍了采用中规模功能器件设计任意模值计数器的方法以及序列信号发生器的方法。
并介绍了同步时序逻辑电路设计的一般步骤。
教学基本要求（1）掌握时序逻辑电路的基本分析方法。
（2）掌握同步时序逻辑电路（同步计数器）的设计方法。
（3）掌握常用时序功能部件（集成计数器、移位寄存器）的逻辑功能及应用。
（4）理解异步计数器的设计方法。
（5）理解VHDL描述方法。
（6）了解同步时序逻辑电路设计的一般步骤。
重点与难点本章重点：（1）时序逻辑电路的分析，正确画出时序图（工作波形）。
（2）同步计数器的设计。
本章难点：（1）异步时序逻辑电路的分析与设计。
（2）同步时序逻辑电路设计的一般步骤（原始状态流图建立、状态合并、状态编码等）。
主要教学内容6.1 时序逻辑电路的分析6.2 常用时序逻辑功能器件6.2.1 常用集成计数器6.2.2 常用集成寄存器和移位寄存器6.3 时序逻辑电路设计6.3.1 同步时序逻辑电路设计的一般步骤6.3.2 同步计数器的设计6.3.3 异步计数器的设计6.3.4 序列信号发生器6.4 采用中规模时序功能器设计时序逻辑电路6.4.1 采用中规模计数器实现任意模值计数（分频）器6.4.2 采用中规模集成移位寄存器6.5 VHDL描述时序逻辑电路6.1 时序逻辑电路的分析分析由小规模逻辑器件构成的时序逻辑电路一般步骤为：（1）根据给定的时序电路图，写出下列各逻辑表达式：①各触发器的时钟信号CP的逻辑表达式。
常用时序逻辑功能器件
12345678
CP
LD
CR CP D0 D1 D2 D3 CTP GND
CR D0 D1 D2 D3
(a) 引脚排列图
(b) 逻辑功能示意图
①CR=0时异步清零。 ②CR=1、LD=0时同步置数。
③CR=LD=1且CPT=CPP=1时，按照4位自然二进制码进行 同步二进制计数。
④CR=LD=1且CPT·CPP=0时，计数器状态保持不变。
D0 Q0 Q0
D1 Q1 Q1
D2 Q2 Q2
三位二进制异步加法计数器
000——001——010
111
011
110——101——100
1. 二进制异步计数器 1）二进制异步加计数器
2）二进制异步减计数器
CP
计数脉 冲
D0 Q0 Q0
D1 Q1 Q1
D2 Q2 Q2
三位二进制异步减法计数器
111——110——101
CP0
CT/ LD CR
CT/LD Q2 D2 D0 Q0 CP1 GND
D0 D1 D2 D3
(a) 引脚排列图
(b) 逻辑功能示意图
①CR=0时异步清零。 ②CR=1、CT/LD=0时异步置数。
③CR=CT/LD=1时，异步加法计数。若将输入时钟脉冲CP加在 CP0端、把Q0与CP1连接起来，则构成4位二进制即16进制异步加 法计数器。若将CP加在CP1端，则构成3位二进制即8进制计数 器，FF0不工作。如果只将CP加在CP0端，CP1接0或1，则形成1 位二进制即二进制计数器。
选用3个CP下降沿触发的JK触发器， 分别用FF0、FF1、FF2表示。
输出方程： B Q2nQ1nQ0n
CP
第3章第4节 常用时序逻辑电路模块(1)
Q7
2011/11/9 Qinwenhu
3
2.移位寄存器（Shift Register）
定义：
所存放的数据能移动位置的寄存器
分析下图
Q3
Q2
Q1
Q0
X
1D
C1 CP
2011/11/9 Qinwenhu
1D C1
1D
1D
C1
Q
C1
Q
4
上图状态方程：
Q0n+1= Q1n ; Q1n+1= Q2n Q2n+1= Q3n; Q3n+1=Xn
Q1 Q2 Q3 Q4 0000
1000 0001
1100
0011
1110
0111
1111
23
问题：如何构成5分频器？
画出逻辑图、波形图、状态图
2011/11/9 Qinwenhu
24
（4）构成顺序存取存储器
& 1 B00 B01 01 …
D0
数
& 1
据 输
D1
入
& 1
D2 读出
写入2011/11/9 Qinwenhu
0001
0010
1111
1110
1101
1100
1011
2011/11/9 Qinwenhu
1010
Q3 Q2 Q1 Q0
0011
0100
1001
0101
0110
0111 1000
41
反馈置数实现模6图
Q0 Q1 Q2 Q3 Co
EN
LD
CI CP
CR
D0 D1 D2 D3
时序逻辑
1.四位异步二进制计数器
异步计数器翻转时间：
从时钟有效沿开始到该级触发器翻转结束，有一个翻转时间tp。 n级触发器组成的异步计数器则有ntp
异步计数器分析方法：
异步计数器的分析方法基本上与同步计数器相同，但是要把时钟信号作 为输入信号来处理。为此要注意三点： ⑴将时钟信号引入触发器的状态方程 若是JK触发器，状态方程修改为
3.1.1 锁存器的基本特性
时序逻辑电路在结构上一定包含锁存器或触发器，锁存器具有两个稳 定的物理状态，能记忆1位二进制数。 （１）有两个互补的输出端Q和Q（互锁的）。 （２）有两个稳定状态。 “１”状态：（Q=1 ，Q=0） “ 0 ”状态 （Q=0 ，Q=1） （３）在输入信号的作用下，锁存器可以从一个稳定状态转换到另一个稳 定状态。 X表示输入信号的集 合，则有 Qn+1=f(Qn,X) 此函数表达式叫触发器 的特征方程，也叫次态 方程，状态方程。
第三章：时序逻辑
锁存器 触发器 寄存器和移位寄存器 计数器 定时脉冲产生器 同步时序逻辑分析 同步时序逻辑设计
时序逻辑电路的特点
包含锁存器或触发器
它的输出往往反馈到输入端，与输入变量一起
决定电路的输出状态。 任意时刻输出不仅取决于该时刻输入变量的状 态，而且还与原来的状态有关，即历史状态相关性 时序逻辑电路具有记忆功能
同步计数器的设计
同步计数器的设计方法：
• 根据电路的逻辑功能作出状态图，由状态图列出状态 转换表。 由状态转换表并根据触发器特性方程写出激励方程和 输出方程。 画出电路图。
•
•
[例]：由D触发器设计按循环码规律工作的六进
制同步计数器，其编码为：
根据电路的逻辑功能作出状态图
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. 二进制同步计数器
同步二进制加法计数器 同步二进制减法计数器 同步二进制可逆计数器
7.1.2 非二进制计数器
同步十进制计数器
7.1.2 非二进制计数器
同步十进制计数器
激励方程：
J0=K0=1，J1 ? Q3nQ0n ， K1=Q0n，J2=K2=Q1nQ0n， J3=Q2nQ1nQ0n，K3=Q0n
2. 二进制同步计数器
功能表
同步4位二进制加法计数器 状状态态转图移方程：
Q0n?1 ? (Q0n )CP ? Q1n?1 ? (Q0 n Q1n ? Q0 nQ1n )CP ?
Q2n?1 ? (Q0 nQ1n Q2n ? Q0nQ1nQ2 n )CP ? Q3 n?1 ? (Q0 nQ1nQ2 n Q3 n ? Q0 n Q1n Q2 n Q3n )CP ?
作业： 7 。1 。10 7 。1 。13 7 。1 。14 7 。1 。17 7 。1 。18
7.2 寄存器和移位寄存器
7.2.1 寄存器 作用：存储代码或数据的逻辑部件。 组成：n 位寄存器用n 个触发器组成。
时钟脉冲CP ：存数指令或存数命令。
上升沿，触发器存入各自数据输入端 D 的数据；
低电平、高电平、下降沿，各触发器保持各自的数据不变。
第七章 常用时序 逻辑功能器件
引言 计数器：统计时钟脉冲的个数数器
计数脉冲触发方式
同步计数器 异步计数器
计数制方式
二进制计数器 非二进制计数器
计数过程中数 值的增减分类
加法计数器 减法计数器 可逆计数器
7.1.1 二进制计数器
1. 二进制异步计数器
1 ）二进制异步加计数器 时序图
单时钟4 位二 进制可逆
双时钟4 位二 进制可逆
异步（低 电平） 无
异步（高 电平）
十进制加法
单时钟10 进 制可逆 双时钟4 位二 进制加法 二－五－十进 制加法
异步（低 电平） 无
异步
异步
预置数方式 同步（低电 平） 异步
异步
同步
异步
无
异步
常用集成计数器功能列表
能够自启动! 是否具有具有自启动能力?
终端
串行通讯
终端
并入－串出
串入－并出
并行输出
串
行
输
入
4位串入并出右移寄存器
Q n+1 3
=D
，
Q n+1 2
=
Q3n
，
Q n+1 1
=Q2n ，Q0n+1 =
Q1n
。
假设输入串行码为4位二进制数1101； 输入方式为低位在先，也就是按 1，0，1，1的顺序依次输入。
经过4个CP脉冲，各触发器的状态为 Q3 Q2Q1Q0=1101。
同步十进制计数器
J0=K0=1，J1 ? Q3nQ0n ， K1=Q0n，J2=K2=Q1nQ0n， J3=Q2nQ1nQ0n，K3=Q0n
时序图
6个状态1010-1111： 禁用状态；
偏离状态。 状态转移图： 有自启动能力
偏离状态转移表：
作业：6。2。8 7。1。4 7。1。6
7.1.3 集成计数器
b.反馈置数法 （置数法）
具有自启动能力!!
是否具有自启动能力?
2）M<N 时：用多个M 进制计数器 例2:用74LS161 组成256进制计数器
例3:用74LS161 组成60进制计数器 60D=111100B 59D=111011B
&&
思考题 : 用74LS290 组成24进 制计数器
异步复位 异步预置
3. 74290 ：二－五－十进制计数器
异 步
异步
二进制计数器
EWB 仿真
五进制计数器
用74290构成十进制计数器
cp
EWB 仿真
CP 脉冲引入方式 型号 74161
74191
同步
74193 74160
74190
异步
74293 74290
计数模式
清零模式
4 位二进制加 法
要求： . 掌握主要集成计数器的功能和使用 . 掌握用集成计数器实现任意进制计数器的方法 .更加熟练使用时序逻辑电路的分析工具：状态表 和状态转换图
1. 74161：4 位二进制同步加计数器
由4个JK 触发器构成
74161 逻辑图
1.CP ：脉冲输入端 (上升沿触发） 2.Q D、QC、QB 、QA：计数输出 3.R D：异步复位端（低电平有效） 4.LD ：同步置数端（低电平有效） 5.DCBA: 预置数输入端 5.EP 、ET：计数使能端（高电平有 效） 6.RCO ：进位输出端（高电平有效）
状态转移方程：
Q0 n?1 ? Q0n ?CP ?
Q1 n?1 ? (Q3 n Q0 n Q1n ? Q0 nQ1n ) ?CP ?
Q n?1 2
?
(Q1nQ0 n Q2 n
?
Q1nQ0 nQ2 n ) ?CP
?
Q3n?1 ? (Q2nQ1nQ0 n Q3n ? Q0 nQ3n ) ?CP ?
状态转移表
CP
计数 脉冲
D0 Q0 Q0
D1 Q1 Q1
D2 Q2 Q2
三位二进制异步加法计数器
TCP >nt pd
1tpd
01
0
1
2tpd
00
1
1
00
0
0
0
0
0
0
3tpd
1
0
0
10
1
10
1
10
2 ）二进制异步减计数器
异步计数器
缺点：速度慢 优点：电路简单、可靠
2. 二进制同步计数器 触发器同时翻转，没有延迟时间的积累。
1 * * * * 十六进制加计数
2. 74193：双时钟4位二进制可逆计数器
1. R D：异步清零（高电平有效） 2. LD ：异步置位（低电平有效） 3. CP U：加计数脉冲（上升沿触发） 4. CP D：减计数脉冲（上升沿触发） 5. CO ：加法计数进位（高电平有效） 6. BO ：减法计数器借位（高电平有效）
7.2.2 移位寄存器 ：具有移位功能的寄存器。
1. 移位寄存器的工作原理
所谓“移位”，就是将寄存器所存各位数据，在每 个移位脉冲的作用下，向左或向右移动一位。根据 移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：
左移 寄存器
右移 寄存器
双向 移位 寄存器
(a)
(b)
(c)
1. 移位寄存器的工作原理
74LS161功能表
输 CP R D *0 ↑ 10 *1 *1 ↑1
LD EP ** ** 10 1* 11
入
输出
ET D C B A Q D QC QB QA * ** ** 0 0 0 0
DCBA D C B A
*
* * * * 保持（RCO 不变)）
0 * * * * 保持（RCO=0 ）