FLOTOX结构的EEPROM可靠性研究(1)

合集下载

EEPROM工作原理透彻详解

EEPROM工作原理透彻详解

EEPROM⼯作原理透彻详解EEPROM(Electrically Erasable Programmable read only memory)即电可擦可编程只读存储器,是⼀种掉电后数据不丢失(不挥发)存储芯⽚。

EERPOM的基本结构有⼏种,这⾥讲解⽐较常⽤的FLOTOX管结构,如下图所⽰:FLOTOX(Floating Gate Tunneling Oxide)MOS管即浮栅隧道氧化层晶体管,它是在标准CMOS⼯艺的基础上衍⽣的技术。

如上图所⽰,在传统的MOS管控制栅下插⼊⼀层多晶硅浮栅,浮栅周围的氧化层与绝缘层将其与各电极相互隔离,这些氧化物的电阻⾮常⾼,⽽且电⼦从浮栅的导带向周围氧化物导带的移动需要克服较⾼的势叠,因此,浮栅中的电⼦泄漏速度很慢,在⾮热平衡的亚稳态下可保持数⼗年。

浮栅延长区的下⽅有个薄氧区⼩窗⼝,在外加强电场的作⽤下漏极与浮栅之间可以进⾏双向电⼦流动,继⽽达到对存储单元的“擦除”与“写⼊”操作。

为强调浮栅周围氧化物的绝缘效果,我们把绝缘层去掉,如下图所⽰,其中的“电⼦”就是我们需要存储的数据:其原理图符号如下所⽰:我们通常利⽤F-N隧道效应(Fowler-Nordheim tunneling)对EEPROM存储单元进⾏“擦除”或“写⼊”操作,简单地说,即FLOTOX管的控制栅极与漏极在强电场的作⽤下(正向或负向),浮栅中的电⼦获得⾜够的能量后,穿过⼆氧化硅层的禁带到达导带,这样电⼦可⾃由向衬底移动(具体细节可⾃⾏参考相关资料,此处不赘述)。

对EEPROM存储单元进⾏“擦除”操作,就是将电⼦注⼊到浮栅中的过程(不要将此处的“擦除”操作与FLASH存储单元中的“擦除”操作弄反了,具体参考FLASH对应⽂章),如下图所⽰:如上图所⽰,将FLOTOX管的源极与漏极接地,⽽控制栅极接⾼压(不⼩于12V),浮栅与漏极之间形成正向强电场,电⼦从漏极通过隧道氧化层进⼊浮栅。

为防⽌存储单元“擦除”(或“写⼊”操作)对其它单元产⽣影响,每个FLOTOX管均与⼀个选通管配对(按照制造⼯艺可分为N管与P管,这⾥我们以N管为例进⾏讲解,P管是类似的),前者就是存储电⼦的单元,⽽后者⽤来选择相应的存储单元的控制位,这种结构导致单位存储⾯积⽐较⼤,因此,EEPROM存储芯⽚的容量通常都不会很⼤。

eeprom最小存储单元结构

eeprom最小存储单元结构

eeprom最小存储单元结构介绍EEPROM(Electrically Erasable Programmable Read-Only Memory)是一种可擦写的可编程只读存储器。

它在计算机和电子设备中被广泛应用,用于存储数据和程序。

本文将深入探讨EEPROM的最小存储单元结构,以便更好地理解其工作原理和应用。

什么是EEPROMEEPROM是一种非易失性存储器,它可以在通电和断电的情况下保持存储的数据。

相比于传统的ROM(只读存储器),EEPROM具有可擦写和可编程的特性,即可以多次修改和存储数据。

基本结构EEPROM的最小存储单元结构由多个电池和开关组成。

每个电池代表一个比特(bit)的存储状态,而开关则用于读取和写入数据。

EEPROM中的存储单元按照字节(byte)或字(word)进行编制。

存储单元读取读取EEPROM存储单元中的数据需要通过读取电池的状态来实现。

当电池为高电平时,表示存储单元存储的是逻辑1;当电池为低电平时,表示存储单元存储的是逻辑0。

通过开关将电池的状态传递给电子设备,从而实现数据的读取。

存储单元写入写入EEPROM存储单元中的数据需要通过改变电池的状态来实现。

首先,将要写入的数据编码为对应的电压信号。

然后,通过开关将电压信号传递给电池,改变其状态。

最后,通过控制电池的充放电过程,将新的数据写入存储单元。

存储单元擦除EEPROM存储单元的擦除操作用于将存储的数据全部置为逻辑1。

擦除操作是通过将电池的状态改变为高电平来实现的。

具体的擦除方法和时间在不同的EEPROM芯片中可能会有所差异。

EEPROM编程技术EEPROM编程技术是指使用特定的编程工具将程序代码存储到EEPROM中。

编程技术涉及到编程器的选择、连接电路的设计和编程的过程。

不同的EEPROM编程技术适用于不同的应用场景,如嵌入式系统、网络设备等。

EEPROM应用EEPROM广泛应用于各种电子设备中,包括计算机、手机、汽车等。

EEPROM单元抗辐射版图设计技术

EEPROM单元抗辐射版图设计技术

EEPROM单元抗辐射版图设计技术赵力;田海燕;周昕杰【摘要】随着EEPROM存储器件在太空和军事领域的广泛应用,国际上对EEPROM抗辐射性能的研究越来越多.为了达到提高存储器件抗辐射性能的目的,文章从版图设计的角度出发,首先分析了辐射对器件造成的影响,接下来分别介绍了基于FLOTOX和SONOS工艺的EEPROM器件特性,同时指出了在版图设计时需要注意的电压耦合比的问题.在设计中,利用管内隔离和管间隔离的方法,使得管内源/漏端和相邻两管源/漏端之间没有场氧介入,或是将场氧隔开,不让场区下形成漏电通道.设计出的EEPROM版图,不但满足了目前的工作需要,同时为以后抗辐射版图设计提供了有用的参考.【期刊名称】《电子与封装》【年(卷),期】2010(010)005【总页数】4页(P22-24,29)【关键词】EEPROM单元;抗辐射;版图加固【作者】赵力;田海燕;周昕杰【作者单位】中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035;中国电子科技集团公司第五十八研究所,江苏,无锡,214035【正文语种】中文【中图分类】TN4021 引言EEPROM作为非挥发的存储设备,大量用于航空航天及军事领域。

但由于太空及军事应用环境的复杂性,存储单元常常会受到辐射的影响而使关键数据丢失或器件失效。

如何满足太空及军事领域的需要,提高EEPROM的抗辐射性能,是多年来研究热点之一[1~2]。

文章在现有的工艺基础之上,研究了如何通过版图解决EEPROM存储单元受辐射的影响,改进了原有单元的版图,增强了单元抗辐射的性能,并将其成果应用到实际工作中。

2 辐射效应分析经国内外研究,EEPROM器件的14MeV中子和31.9MeV质子的辐射效应不是单粒子效应,而是一种总剂量效应[3]。

所以对于EEPROM单元受辐射影响,主要考虑总剂量效应。

总剂量效应对EEPROM单元的影响主要表现为:(1)对浮栅或ONO存储介质层的影响,造成存储电荷的浮栅或ONO介质层漏电,使得所存的数据丢失;(2)在场氧化层侧壁形成正电荷堆积,使一个单元内的源/漏端之间漏电,使器件失效;(3)在场氧化层下形成正电荷堆积,使相邻单元管之间的隔离失效,形成静态漏电流通道,使器件失效。

单片机EEPROM存储技术研究与应用分析

单片机EEPROM存储技术研究与应用分析

单片机EEPROM存储技术研究与应用分析单片机(微控制器)是一种集成了中央处理器、存储器与外围设备接口的集成电路芯片,常用于各种电子设备控制系统中。

EEPROM(Electrically Erasable Programmable Read-Only Memory)存储技术是一种可擦写的非易失性存储器技术,在单片机中广泛应用于存储重要的数据和程序。

本文将对单片机EEPROM存储技术进行研究与应用分析,探讨其原理、特点、应用场景以及未来的发展趋势。

一、EEPROM存储技术原理EEPROM存储技术是一种非易失性存储器技术,其存储单元可以通过电编程和电擦除来改变其状态。

与传统的ROM存储器不同,EEPROM存储器可以随时擦除和编程,使其适用于存储需要频繁更新或修改的数据和程序。

EEPROM存储单元由一对浮动门和控制电路组成。

当进行编程操作时,控制电路通过给浮动门施加高电压,从而使电荷注入存储单元。

而在擦除操作中,通过施加高电压,擦除浮动门上的电荷。

这种电编程和擦除的行为使得EEPROM存储器具有了可随时修改的特性。

二、EEPROM存储技术特点1. 非易失性存储:EEPROM存储器在断电或掉电情况下仍然能够保持数据和程序,不需要外部电源供电维持存储信息,确保了数据的长期保存。

2. 随机读写访问:与传统的EPROM存储器相比,EEPROM存储器可以进行随机读写访问,而不需要整体擦除。

3. 多次擦写操作:EEPROM存储器可以进行多次擦写操作,可达到10万次以上,具有较高的可靠性和耐久性。

4. 体积小巧:EEPROOM存储器芯片体积小巧,适合于嵌入式系统和各种小型电子设备中的应用。

5. 低功耗:EEPROM存储器对功耗要求较低,可以在电池供电的场景中广泛应用。

三、EEPROM存储技术应用场景1. 数据存储:EEPROM 存储技术可用于存储各种配置信息、参数设置、状态信息等,在控制系统、仪器仪表、工业自动化等领域得到广泛应用。

EEPROM可靠性

EEPROM可靠性

EEPROM 数据被破坏的主要原因有:1、电源异常使EEPROM的数据彻底丢失;2、复位不好和软件跑飞可能会使EEPROM的数据被改写。

要防止EEPROM数据被破坏,主要在以下几方面做工作:1、选用比MCU的电源范围宽并有WP引脚的EEPROM芯片;2、做好电源滤波,而且要等电源开机稳定后才去读写EEPROM;3、做好复位电路;4、做好软件跑飞的处理;5、SDA和SCK的上拉最好用I/O口控制,既可省电,也可在一定情况下保护EEPROM;6、WP接MCU的RESET;如WP做软件保护,将写不进数据;接I/O,上电时WP的状态可能不稳定。

7、EEPROM空间富余时考虑双备份或多备份数据,每份数据都有校验和。

选用比MCU的电源范围宽并有WP引脚的EEPROM芯片的原因:1、EEPROM的芯片本身有一定的保护时序;2、电源低于MCU工作电源高于EEPROM芯片的最低工作电源时,EEPROM芯片会处于稳定状态,不会丢失数据。

3、当电源较长时间低于EEPROM芯片的最低工作电压时非常容易丢失全部数据。

否则MCU还能工作,但EEPROM芯片已不能工作时,EEPROM中的数据会全部丢失.4、用I/O口线给EEPROM供电,只在读写EEPROM时才给器件供电,不仅能提高可靠性,而且能省电.但有两点要注意:一是一些单片机复位时所有I/O都是高电平,会使EEPROM芯片进入工作;二是EEPROM芯片给电后需要有大于写周期的延时才能读写。

EEPROM数据丢失的原因与对策1、环境因素★原因:高温、高湿、辐射、静电、强电磁场均可能使EEPROM存储单元造成数据丢失或数据保存时间缩短.●对策:①不要在高温、高湿、辐射、静电、强电磁场环境中存放EEPROM器,如果法避免,应采取适当的防护措施.②在高温环境中使用EEPROM器件,须确认存储内容的更新时间和器件使用期限③工作环境湿度较大时可考虑线路板灌胶防潮,防水胶要选用吸水率低的④在辐射、静电、强电磁场环境中工作要做好屏蔽.2、设计因素★原因:器件在读写时系统状态不定.●对策:①增加上电复位电路,确保在上、掉电期间系统处于确定的状态。

EEPROM可靠性

EEPROM可靠性

其实论坛上讨论A VR 内部EEPROM 可靠性,以及如何合理使用内部EEPROM 的帖子已经很多了,写这个帖子之前,还特意搜索了一下,EEPROM相关的主题贴一共有6页之多,酷贴达5个之多,没有看完,只选择性的看了一些,然后主要把注意力放在了两个与可靠性相关的,“穿着裤子”的贴上,又仔细的读了一遍,在这些的基础上,我做一个总结吧,希望能终结内部EEPROM 可靠性问题的讨论。

当然该贴只是针对其可靠性问题,掉电存EEPROM 的问题,以及存EEPROM 速度的问题,不在该文的讨论范围之列。

针对A VR EEPROM 的可靠性问题,以前使用Mega88 做过专门的测试,测试数据结果直接发_论坛上了,没有做文档,这个测试结果好像找不到了,应该是回复在下面这两个帖子其中之一的后面,网站被黑,可能回复没有恢复全。

这两个帖子也是我主要参考得两个帖子。

讨论:eeprom的可靠性研究 myppfish/bbs/bbs_content.jsp?bbs_sn=672954&bbs_page_no=1&search_mode=1&search_text=EEPROM&bbs_id=1000原创]治标治本,彻底解决A VR单片机EEPROM数据丢失问题my_avr/bbs/bbs_content.jsp?bbs_sn=1440595&bbs_page_no=1&search_mode=1&search_text=EEPROM&bbs_id=1000 测试的结论是A VR 内部EEPROM 是可靠的,如果有问题,也是所有EEPROM 的通病。

当然由于测试手段有限,该结论可能存在片面性,如果哪位愿意继续深入测试,并且否定了这个结论,还请不吝赐教,谢谢。

A VR 内部EEPROM 可靠归可靠,但是如果使用不当,确也很容易出错,所以搞得少数人以为A VR 内部EEPROM 不稳定。

第四章 MOSFET(2)

第四章 MOSFET(2)

(4-79)
VG = C
g d = β (V G V T V D ) ≈ β (V G V T )
(4-80) 随温度升高斜率下降是高 温下迁移率下降造成的
B 栅跨导 g m 漏源电压VDS一定时,漏电流的微分增量与栅源电压 微分增量之比,即: (4-81) 栅跨导表示栅源电压VGS对漏电流的控制能力 理想MOSFET线性区:
六.功率 MOSFET
DMOS 中 的 沟道长度由 二次杂质分 布的结深之 差决定.沟 道内杂质为 不均匀分布, 杂质从漏到 源逐渐提高; 器件的阈电 压由最大杂 质 浓 度 NAmax 决 定 .
通态电阻 主要由沟 道电阻, JFET(积 累层)电 阻,漂移 区电阻和 接触电阻. 电压高于 150V时, 主要由漂 移区电阻 决定.
g m = WCoxν sl
有效跨导
漏区,源区存在的体电阻,电极处存在欧姆接 触电阻等都将影响有效栅压和漏压;考虑串联电 阻影响的有效跨导: 饱和区的有效跨导:
gm g = 1 + gm RS + β (VGS VT )RD
* m
(4-84)
* gm =
* 提高跨导的措施 提高沟道载流子迁移率; 减薄栅氧化层,增大栅电容; 版图设计上增大宽长比; 减小串联电阻.
D 低的电源电压是其与其他电路的兼容造成困难. E 由于温度不按比例降低,使开启电压在电路工作温度 范围内起伏过大. F 由于PN结内建电势不按比例因子缩小,导致耗尽层宽 度不按比例缩小. 恒定电源电压的按比例缩小CV (constant voltage) (4)恒定电源电压的按比例缩小 理论 CV特点 特点: CV特点:保持电源电压与阈值电压不变,对其它参数 等比例缩小.器件和引线的水平方向尺寸及垂直方向尺 寸均按比例因子A缩小.为了保证在电源电压不变的情况 下,漏区耗尽层宽度按比例缩小,衬底掺杂浓度需扩大 A2倍.

EEPROM和OTP工艺研究报告PPT课件

EEPROM和OTP工艺研究报告PPT课件

2021/6/4
14
问题?
OTP的浮栅NMOS用增强型还是耗尽型? 普通标准CMOS工艺有NLDD注入,对热载
流子注入不利,如何克服? 存储单元是不是一定要用NMOS? 注入电子过程有没有烧坏晶体管的风险?
2021/6/4
15
一种改进型的OTP存储单元
•浮栅PMOS N3通过热载流子效应写入数据 •浮栅PMOS N2用来读取和存储数据
2021/6/4
8
遇到的问题
有没有不改变工艺层次,工艺简单,可 靠性又很高的非挥发性存储器结构?
上层的Poly2仅仅是一个电极与浮栅形成 电容,并与衬底和浮栅形成的电容串联。 Poly2可不可以用其他材料(Nwell、 Pwell)代替?
2021/6/4
9
OTP(一次性可编程)工艺思路
基于这种思想,提出OTP工艺,只用一 层Poly来实现类似EEPROM的结构。
利用MOSFET中的热载流子可以向栅氧化层注入的作 用,能够制作出存储器。
OTP正是基于这个原理。 栅氧厚度、结深、沟道长度、LDD注入、漏端最大电
场强度等影响热载流子效应。
2021/6/4
13
OTP的存储与读取
浮栅区实际上是一个NMOS管。 浮栅电压>Vt,NMOS开启。 浮栅电压<Vt,NMOS关闭。
压),CG=0, 高压会导致N1、N2的Source/Drain与PSUB击穿。
Source
Drain
NLD2D021/6/4
12
热载流子效应
在强电场作用下,载流子沿着电场方向不断漂移,不 断加速,即可获得很大的动能,从而可成为热载流子
在VLSI中,热载流子效应往往就是导致器件和集成电 路产生失效的重要原因,所以是需要特别注意和加以 防止的 。

PROM、EEPROM、FLASH、SRAM、DRAM等存储器比较

PROM、EEPROM、FLASH、SRAM、DRAM等存储器比较

PROM、EEPROM、FLASH、SRAM、DRAM等存储器比较PROM、EEPROM、FLASH的总结性区分EPROM、EEPROM、FLASH 都是基于一种浮栅管单元(Floating gatetransister)的结构。

EPROM的浮栅处于绝缘的二氧化硅层中,充入的只能用紫外线的能量来激出。

EEPROM的单元是由FLOTOX(Floating- gate tuneling oxide transister)及一个附加的Transister组成,因为FLOTOX的特性及两管结构,所以可以单元读/写。

技术上,FLASH是结合EPROM和EEPROM技术达到的,无数FLASH用法雪崩热电子注入方式来编程,擦除和EEPROM一样用 Fowler-Nordheim tuneling。

但主要的不同是,FLASH对芯片提供大块或整块的擦除,这就降低了设计的复杂性,它可以不要 EEPROM单元里那个多余的Tansister,所以可以做到高集成度,大容量,另FLASH的浮栅工艺上也不同,写入速度更快。

其实对于用户来说,EEPROM和FLASH 的最主要的区分就是:1、EEPROM 可以按“位”擦写,而FLASH 只能按“块”一大片一大片的擦写。

2、EEPROM 普通容量都不大,假如大的话,EEPROM相对与FLASH 就没有价格上的优势了。

市面上卖的stand alone 的EERPOM 普通都是在64KBIT 以下,而FLASH 普通都是8MEG BIT 以上(NOR 型)。

3、读的速度的话,应当不是两者的差别,只是EERPOM普通用于低端产品,读的速度不需要那么快,真要做的话,其实也是可以做的和FLASH 差不多。

4、由于EEPROM的存储单元是两个管子,而FLASH 是一个(SST的除外,类似于两管),所以CYCLING 的话,EEPROM比FLASH 要好一些,到1000K 次也没有问题的。

总的来说,对于用户来说,EEPROM和 FLASH没有大的区分,只是EEPROM 是低端产品,容量低,价格廉价,但是稳定性较FLASH要好一些。

FAMOSSAMOSMNOS和FLOTOX等晶体管的基本结构工作原理及其特性如何

FAMOSSAMOSMNOS和FLOTOX等晶体管的基本结构工作原理及其特性如何

FAMOS、SAMOS、MNOS和FLOTOX等晶体管的基本结构、工作原理及其特性如何(FAMOS、SAMOS、MNOS和FLOTOX等晶体管的基本结构、工作原理及其特性如何?)作者:Xie M. X. (UESTC,成都市)可擦除、可编程只读存储器(EPROM)和电可擦除、可编程只读存储器(EEPROM)都是一些所谓不挥发性存储器。

作为EPROM和EEPROM应用的半导体器件,主要有FAMOS(浮置栅雪崩注入MOS晶体管)、SAMOS(叠栅雪崩注入MOS晶体管)、MNOS(金属-氮化物-氧化物-半导体晶体管)和FLOTOX(浮栅隧道氧化物晶体管)等几种。

其中以MNOS在EEPROM应用中的技术最为成熟,但是现在MNOS已逐渐被上世纪80年代所发明的FLOTOX晶体管所取代。

FAMOS和SAMOS晶体管都是利用雪崩效应、通过热发射来向浮栅注入热载流子的,而MNOS和FLOTOX晶体管则是利用隧道效应(Fowler-Nordheim隧穿)来向浮栅注入热载流子的。

隧道注入所需要的电压要低一些。

(1)浮置栅雪崩注入MOS晶体管(FAMOS):FAMOS的基本结构如图(a)所示,即是在p-MOSFET的基础上,只是把栅极改变为一个浮空的栅极――浮栅(用多晶硅制作);该浮栅被优质SiO2包围着,其中的电荷可较长时间地保存起来。

FAMOS在常态时处于截止状态(即无沟道)。

当源-漏电压VDS足够大时,漏极p-n结即发生雪崩击穿,将倍增出大量的电子-空穴对;其中空穴进入衬底,而部分高能量的热电子可越过Si/SiO2势垒(热发射)而注入到浮栅;当浮栅中积累的负电荷足够多时,即使得半导体表面反型而形成沟道,从而MOS器件导通。

这就是说,器件开始时是截止的,待发生雪崩注入、浮栅中积累有电荷后才导通,因此根据MOS器件的导通与否,就可以得知浮栅中是否存储有电荷;这也就意味着FAMOS可以实现信号(电荷)的存储和检测,即具有存储器的功能。

微电子存储器的非易失性数据保护技术研究

微电子存储器的非易失性数据保护技术研究

微电子存储器的非易失性数据保护技术研究随着科技的快速发展,微电子存储器在各个领域的应用越来越广泛。

然而,数据的安全性和可靠性一直是存储器技术研究的重要方向之一。

在大数据时代,非易失性数据保护技术的研究尤为重要,本文将探讨相关技术的研究进展和应用前景。

一、非易失性存储器的概念和特点非易失性存储器是一种能够在断电或电源故障情况下保持数据完整性的存储器。

相对于易失性存储器,非易失性存储器具有数据持久性、高可靠性和低功耗等特点。

当前常见的非易失性存储器包括闪存、EEPROM和磁盘等。

二、闪存技术在非易失性数据保护中的应用闪存是一种常见的非易失性存储器,广泛应用于移动设备、嵌入式系统和固态硬盘等领域。

在非易失性数据保护中,闪存技术主要通过以下几个方面来保护数据的安全性。

首先,闪存具有数据持久性的特点,即使在断电情况下,数据也能被可靠地存储。

这使得闪存成为一种理想的非易失性数据存储介质。

其次,闪存具有高速读写和擦除的特点,可以实现快速的数据访问。

这对于实时数据保护和快速恢复非常关键。

此外,闪存还具有低功耗和抗震动等特点,适用于各种环境下的数据保护需求。

三、EEPROM技术在非易失性数据保护中的应用EEPROM是一种能够在断电情况下保持数据完整性的电可擦除可编程只读存储器。

EEPROM技术在非易失性数据保护中的应用主要体现在以下几个方面。

首先,EEPROM具有较高的数据存储密度和可靠性,可以满足大容量数据存储的需求。

这对于大规模数据中心和云计算等领域来说尤为重要。

其次,EEPROM具有快速的数据读写速度和低功耗的特点,适用于高性能计算和低功耗设备。

此外,EEPROM还具有较长的擦除寿命和较小的擦除次数限制,能够满足长期数据保护的需求。

四、磁盘技术在非易失性数据保护中的应用磁盘是一种广泛应用于计算机系统中的存储设备,具有较大的数据容量和较低的成本。

在非易失性数据保护中,磁盘技术主要通过以下几个方面来保护数据的安全性。

非易失性存储器

非易失性存储器

非易失性存储器1. 绪论随机存储器(如DRAM 和SRAM )的缺点之一就是掉电后所存储的数据会随之丢失。

为了克服这个问题,人们已设计并开发出了多种非易失或/且可编程的存储器。

最近,基于浮栅概念的闪存由于其小的单元尺寸和良好的工作性能已经成为最通用的非易失存储器。

因此,在本文中,我们将着重介绍ROM 的两种结构(即NOR 和NAND 阵列)和闪存的基本结构及其应用。

2. MOS ROM 阵列的两种实现方法2.1 基本ROM 单元只读存储器阵列可以看做是一种简单的组合布尔逻辑,即它对每个输入组合(地址)都会产生一个指定的输出值。

因此,在一个特定地址存储二进制信息,可以通过被选行(字线)与被选列(位线)间有无数据路径(相当于特定位置上有无元件或元件是否在标准电压下导通)来实现。

而实现数据路径的基本结构有两种,即NOR 和NAND 阵列。

图2.1 ROM 的1和0 单元的不同实现方式首先,考虑最简单的单元,如图2.1(a)所示,这是一个基本的ROM 单元。

假设位线BL 通过一个电阻接地,没有任何其他的激励或输入。

这就是0单元中的情况(2.1(a)下图)。

由于字线WL 和位线BL 之间不存在任何实际的连接,所以BL 的值为低电平而WL 得值无关。

反之,当把一个高电压WL V 加在1单元的字线上时二极管导通,字线被上拉至()WL D on V V ,结果在位线上形成了一个1。

总之,在WL 和BL 之间是否存在一个二极管区分了ROM 单元中存放的是1还是0。

2.2 NOR ROM 结构然而,由于二极管单元的位线与字线是不隔离的,所有需要用来充电位线电容的电流必须通过字线和它的驱动器来提供,而这些电流这大容量存储器中是非常大的,因此,这一10 (a)Diode ROM (b)MOS ROM 1 (c)MOS ROM 2方法只适用于小存储器。

一个改善隔离的方法是在单元中使用一个有源器件,如图 2.1(b)所示,其工作原理与二极管单元相同,但是它的所有输出驱动电流都是由单元中的MOS 管提供的,字线驱动器只负责充电和放电字线电容。

FLOTOX EEPROM存储管的简单模型分析和实验研究

FLOTOX EEPROM存储管的简单模型分析和实验研究

FLOTOX EEPROM存储管的简单模型分析和实验研究
吴君华;吴正立;蒋志;王勇;乔中林;朱钧
【期刊名称】《微电子学》
【年(卷),期】1997(27)5
【摘要】分析了FLOTOXEEPROM的简单电容模型和擦写特性。

实验研究了不同的器件结构参数和擦写脉冲对存储管特性的影响,表明隧道氧化层和多晶之间介质层的厚度对EEPROM阈值窗口有很大的影响,采用指数上升波形或三角波形进行编程可以改善EEPROM的耐久性。

【总页数】5页(P314-318)
【关键词】数字集成电路;硅器件;存储器;EEPROM
【作者】吴君华;吴正立;蒋志;王勇;乔中林;朱钧
【作者单位】清华大学微电子学研究所
【正文语种】中文
【中图分类】TP333.7;TN431.2
【相关文献】
1.基于MEMS存储器中二维驱动机构数值模型分析与实验 [J], 沈毅;SARAJLIC E;周伟
2.CPU与简单模型机设计实验中的关键问题分析 [J], 丁红胜
3.不同实验模型数据存储的分析与设计 [J], 崔超艳;张嘉惠
4.经济仿真实验在初级宏观经济学教学中的运用研究——以简单国民收入决定动态
模型为例 [J], 丁琰鋆
5.用表面张力实验简单分析气体模型 [J], 葛素红; 马喜平; 孙桂华; 王新星
因版权原因,仅展示原文概要,查看原文内容请购买。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

-.)
西安电子科技大学学报 (自然科学版)
第 *- 卷
图!
阈值电压与擦写应力周期的变化关系
图"
阈值窗口变化与脉冲应力的关系
在脉冲宽度一定的情况下, 改变脉冲应力的大小, 对 ##$%&’ 进行反复擦写后, 试验结果表明, 经过相同的 擦写周期, 脉冲应力大则阈值窗口也比较大 ( 这是由于脉冲应力大对浮栅上电荷改变的影响也大, 见图 "( 在脉 冲应力一定的情况下, 改变脉冲宽度, 经过对 ##$%&’ 的反复擦写后, 试验表明, 脉冲宽度小的, 阈值窗口的变 化率比较大 ( 这是由于脉冲应力的上升沿对浮栅电荷的充放电影响比较大而导致的 ( 如图 ) 所示 (
图 ) * 种脉冲应力下, 阈值窗口的变化率与擦写时间的关系
脉冲应力一定, 改变脉宽对 ##$%&’ 反复擦写, 结果表明经相同的擦写时间, 脉冲宽度小则阈值窗口变 化较大 ( 原因是脉冲应力上升沿对浮栅电荷的充放电影响较大, 脉冲沿上升速度越快, 隧穿氧化层电场越大, 隧穿电流建立的内部电场越小 ( 为了减小最大电场, 保持超薄隧道氧化层不受突变脉冲瞬时感应高压的破
!G.
层隔开 + 当对 ’’()$* 进行 “擦除” 时, 控制栅加高压脉 冲, 源、 漏端和衬底都接地, 电子由漏经隧道氧化层到达 浮栅, 擦除后浮栅上有多余的电子, ’’()$* 的阈值为高 阈值; 当进行 “写入” 操作时, 控制栅和衬底接地, 漏端加 高压 脉 冲, 源 端 浮 起, 电 子 由 浮 栅 到 达 漏 端, 写入后 ’’()$* 的阈值为低阈值 + [-, ,, .] : 即可 "#$%$& 失效主要有 , 个方面 ! 耐久性, 编程窗口的退化; 即浮栅存储电荷的泄漏; " 持久性, # 薄隧道氧化层的击穿 + "#$%$& 可靠性与隧道氧化层质量 密切相关 + 隧道氧化层中缺陷 (陷阱电荷) 是引起 "#$%$& ’’()$* 性能退化的主要原因 + ’’()$* 隧道氧化层与普
斌# , 王 金 延#
&*""&*; !) 信息产业部电子 , 所分析中心 广东
包括可编程窗口的退化, 电荷保持特性的退化 摘要:分析了影响 012324 556728 可靠性的主要因素, 以及与时间有关的氧化层击穿等 / 012324 的可靠性与隧穿氧化层的质量密切相关 / 隧穿氧化层中产生 的缺陷 (陷阱电荷) 是引起 012324 556728 性能退化的主要原因 / 实验证实氧化层中的陷阱电荷对 012324 556728 性能的退化起主要作用 / 关键词:012324; 退化; 可靠性 556728; 中图分类号: 39:". 文献标识码: ; 文章编号: (!"":) *""*$!:"" "!$"*&:$"#
!
实验结果与讨论
实验用 @*$/ 工艺生产的五端 "#$%$& ’’()$*, 宽长比为 ?A1: 隧道孔面积为BAC$ 1A., ; D !A!$ ;+
图-
阈值电压变化率与应力周期的关系
图,
阈值电压变化率与脉冲应力的关系
图 - 和图 , 是阈值电压变化率 %./ - ./ 与擦应力周期、 脉冲应力 (擦应力) 的变化关系 + 图中可见随应力 周期的增加阈值电压的变化逐渐增大, 随脉冲应力的增加阈值电压的变化也逐渐增大, 很明显, 脉冲应力对 阈值电压的影响远大于应力周期的影响, 选择合适的擦 E 写应力是提高 ’’()$* 寿命的重要手段 + 图 1 表明阈值窗口 (同一个周期的 “擦” 阈值与 “写” 阈值的差) 随着擦写周期的增加会逐渐缩小 + 这是由 于在擦写过程中, /F$- E /F 界面附近产生了正陷阱俘获电荷或在远离 /F$- E /F 界面的地方产生了负陷阱俘获 由于扫描时间短, 隧穿氧化层下的漏区出现了深耗尽, 表面势大于强反型的平衡 电荷造成的 + 在擦写过程中, 值, 能带弯曲足够大使得硅中发生带带隧穿, 表面积累正电荷, 使隧穿电场增强, 引起了更多的电子运动 + 当 万方数据 注入量增大时, 负电荷俘获占优, 电场降低, 可编程窗口变窄 +
!"# $#%&’(&%&)* +),-* ./ 001234 5&)" )"# 673!38 +)$,9),$#
! , ,-./ ,+&(01&’ * , 2$" 231&’(4+&’ * , 567 8+& # , 9-./ :+&(;1& # !"# $%&’()*+ *,
(* / 7<=<>?@A BC=D/ EF 8G@?E<H<@D?ECG@=,4GIG>C JCGK/ ,4GL>C &*""&*,MAGC>; ! / ;C>HNOGCP M<CD<?,9E/ , BC=DGDQD< EF M53M,RQ>CPOAEQ ,*".*",MAGC>;# / 8GC@?E<H<@D?ECG@= BC=DGDQD<,6<SGCP JCGK/ ,T<GUGCP *""%&*,MAGC>) :(+)$’9): ; DNV< EF 556728 WGDA DA< 012324 =D?Q@DQ?< G= GCDEIQ@<I/ 3A< X>GC ?<HG>YGHGDN G==Q<= EF DA< 012324 556728 >?< =DQIG<I, G/ </ , DA< I<P?>I>DGEC EF DA< V?EP?>XXGCP WGCIEW=, DA< I<P?>I>DGEC EF DA< ?<D<CDGEC ( 3ZZT) @A>?>@D<?G=DG@= >CI DA< DGX< I<V<CI<CD IG<H<@D?G@ Y?<>SIEWC / 3A< ?<HG>YGHGDN EF 012324 G= @E??<H>DGK< DE DA< [Q>HGDN EF DA< DQCC<H E\GI</ 3A< I<P?>I>DGEC EF 012324 I<V<CI= EC DA< D?>V @A>?P<= WAG@A @EX< F?EX DA< DQCC<H E\GI<,WAG@A G= V?EK<I YN <\V<?GX<CD>H ?<=QHD=/ ;#* <.$-+: 012324; 556728; I<P?>I>DGEC; ?<HG>YGHGDN
[*] +,-’-.,/0 1 2! 3#0$/4’5 6’47#589 [:] ! ;-<(’7#)):=5’-4&>’?",((,@->! +A&5) ;)&4&#-,*BBC ! [D] E&F8945, ;! 1 6#4’ #- +7# =5#.(’09 &- 3#--’>4&#- 7&4A G5,$A9 [ H] ( :DCB?DJ* ! ! 6/0’5&>,( :,4A’0,4&>9,*BIB, * D) [K] L#5) M,L/(8’59#- E! L(#79 &- 6’47#589 [:] ! =5&->’4#-:=5&->’4#- N-&O’59&4P =5’99,*BCD ! [Q] R,/>A " ;,S&-,598’ +! 6’/5,( 6’47#58 %#5 R#/4&-< 3#00/-&>,4&#- +5,%%&> [ H] (I) :DIK?DC* ! ! @;;; +5,-9 #- 3#00,*BTU,DT [I]郭 雷, 郭宝龙 V 视觉神经网络与分布式推理理论 [:] 西安电子科技大学出版社, V 西安: *BBI ! [C]郭 雷, 陆心如 V 图像中物理检测?使用一个并行网 [ H] ( 2/$) :BC?*UU ! V 西安电子科技大学学报, *BB*,*T [J]严蔚敏, 吴伟民 V 数据结构 [:] 清华大学出版社, V 北京: *B4 及其主要可靠性影响因素
其中 </ 为控 012324 利用漏和浮栅间超薄氧化层的 09 隧道效应进行擦 ] 写工作 / 012324 剖面见图 *, 制栅, 特殊之处在于漏与浮栅间有一超薄氧化层小窗口, 厚度约 <= 为漏, <> 为源 / 它是双层多晶硅工艺, 称为隧道氧化层 / 浮栅四周都是氧化层, 与外界绝缘 / 在强场下漏与浮栅之间可进行双向电子流 % ^ *" CX, 动, 由此实现对单元的擦和写 / 浮栅存有电荷时表示 “*” ; 当浮栅上无电荷时表示 “"” , 控制栅与浮栅间由氧化
图! "#$%$& ’’()$* 剖面图
但 ’’()$* 特有的结构和工作模式使加在隧道氧化层上的应力条件下 通 *$/ 器件氧化层的退化起因相同, *$/ 器件不同 + 高场下的 "0 隧穿会在氧化层内产生缺陷或电荷, 这些陷阱电荷将引起擦写阈值电压的改变, 导致可编 程窗口的缩小, 使读出信号发生错误, 这就是通常所说的 ’’()$* 耐久性问题 + 在非均匀写的情况下会出现 [-, [.] 1] , 但有研究者 通过电荷泵 ( 23456789:;9) 测量得 阈值电压窗口开启的现象, 通常认为是 "0 隧穿引起的 出结论: 导致阈值电压窗口开启的正电荷是由隧穿氧化层下的漏区深耗尽造成的, 窗口变窄的原因是氧化层 中俘获了负电荷 + 与时间有关的氧化层介质击穿 ( %<<=) 是器件长期可靠性的标志 + 氧化层击穿存在一个临界电荷 !" , 对 同种工艺 !" 是恒定的 # 描述这种失效机理的模型是基于场致键间断裂机理的热化学击穿模型, 击穿时间 $%&
相关文档
最新文档