SPDIF信号的放大与整形
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
合,没这样的问题,那现实中,DAC接不同的SPDIF音源,还是有很明显的音质差异,示波器也能清楚的显示出这些的差异。
也许有人会问,为什么不用5V CMOS来驱动SPDIF接收IC呢?规格书上也有这样的做法。这个是考虑到实际操作的细节问题。
1,CS8416有多个输入信号选择,如果通过外接复用IC来选择,会增加成本和PCB以及布线难度。
2,WM8805只能工作在3.3V,前后电平需要讲究匹配。5V的CMOS电平一定会损坏3.3V工作的WM8805。
由于75欧姆负载在5V COMS电平下,对驱动IC的输出电流相当大,60mA。一般单个逻辑门只能输出极限是+/-25mA,因此需要3个逻辑门来并联。由于不同逻辑门存在不同的延时,因此也会加大抖动。
那么就需要一些技巧来做整形。个人推荐的是,考虑输出内阻匹配75欧姆,既然后面接有内置RS422接收电路的SPDIF接收芯片,按照SPDIF规范,只要在75欧姆上得到500mV Vpp的幅度就可以了,幅度小了,在75欧姆负载负载上的电流是6.7 mA,完全用一个逻辑门电路就可以。也许有人会问用开关二极管来箝住电压,这个方法是可以的,这个就涉及到成本问题了。
3,采用3.3V电源,看上去可以解决电平匹配问题,但是在3.3V电压下逻辑门电路的性能比5V的差多了。这个是IC的先天结构性决定的。
4,至于用ISO隔离光耦或隔离磁耦的IC,就贵多了。
一定有人会反对,“数字电路不需要放大与整形的,这样做是脱了裤子放屁。”
哈哈,AES论文就有3篇讲不同的SPDIF变压器接收同样的SPDIF信号,SPDIF的输出差异非常大。抖动非常大,都有几千pS。另外,不加变压器的XDAC,就是75欧姆负载的位置不一样,CS8416可能都不能很好锁定信号。同样是75欧姆的信号线,双层屏蔽的声音就比单层屏蔽的好很多。
SPDIF信号的放大与整形
2010-04-23 16:56
SPDIF信号的放大与整形
一般是采用74HCU04做反向放大,然后再用逻辑IC反向整形输出CMOS电平。放大倍数多大,这个就留待有兴趣的朋友去看看不同厂家的规格书了。
贵点的是采用类似AM26C32 RS422电平接收IC,输出CMOS电平。
也许有人会问,为什么不用5V CMOS来驱动SPDIF接收IC呢?规格书上也有这样的做法。这个是考虑到实际操作的细节问题。
1,CS8416有多个输入信号选择,如果通过外接复用IC来选择,会增加成本和PCB以及布线难度。
2,WM8805只能工作在3.3V,前后电平需要讲究匹配。5V的CMOS电平一定会损坏3.3V工作的WM8805。
由于75欧姆负载在5V COMS电平下,对驱动IC的输出电流相当大,60mA。一般单个逻辑门只能输出极限是+/-25mA,因此需要3个逻辑门来并联。由于不同逻辑门存在不同的延时,因此也会加大抖动。
那么就需要一些技巧来做整形。个人推荐的是,考虑输出内阻匹配75欧姆,既然后面接有内置RS422接收电路的SPDIF接收芯片,按照SPDIF规范,只要在75欧姆上得到500mV Vpp的幅度就可以了,幅度小了,在75欧姆负载负载上的电流是6.7 mA,完全用一个逻辑门电路就可以。也许有人会问用开关二极管来箝住电压,这个方法是可以的,这个就涉及到成本问题了。
3,采用3.3V电源,看上去可以解决电平匹配问题,但是在3.3V电压下逻辑门电路的性能比5V的差多了。这个是IC的先天结构性决定的。
4,至于用ISO隔离光耦或隔离磁耦的IC,就贵多了。
一定有人会反对,“数字电路不需要放大与整形的,这样做是脱了裤子放屁。”
哈哈,AES论文就有3篇讲不同的SPDIF变压器接收同样的SPDIF信号,SPDIF的输出差异非常大。抖动非常大,都有几千pS。另外,不加变压器的XDAC,就是75欧姆负载的位置不一样,CS8416可能都不能很好锁定信号。同样是75欧姆的信号线,双层屏蔽的声音就比单层屏蔽的好很多。
SPDIF信号的放大与整形
2010-04-23 16:56
SPDIF信号的放大与整形
一般是采用74HCU04做反向放大,然后再用逻辑IC反向整形输出CMOS电平。放大倍数多大,这个就留待有兴趣的朋友去看看不同厂家的规格书了。
贵点的是采用类似AM26C32 RS422电平接收IC,输出CMOS电平。