ucsp - 晶片级封装
晶片级封装（WL-CSP）基础
晶⽚级封装（WL-CSP）基础晶⽚级封装(WL-CSP)基础本⽂详细讨论了Maxim的晶⽚级封装(WL-CSP)，其中包括：晶圆架构、卷带包装、PCB布局、安装及回流焊等问题。
本⽂还按照IPC和JEDEC标准提供了可靠性测试数据。
注：最终⽤户及安装⼈员应该负责提供其⾏业标准要求设计和装配⽂件，⾏业标准⽂件包括(但不限于)以下内容：概述晶⽚级(WL)芯⽚封装(CSP)是⼀种可以使集成电路(IC)⾯向下贴装到印刷电路板(PCB)上的CSP 封装技术，采⽤传统的SMT安装⼯艺。
芯⽚焊盘通过独⽴的焊球直接焊接到PCB焊盘，不需要任何填充材料(图1)。
WL-CSP技术与球栅阵列、引线型和基于层压成型的CSP封装技术不同，它没有绑定线或引出线。
图1. 4 x 4 WL-CSP照⽚，减少了两个球栅阵列的位置，电路侧视图WL-CSP封装技术最根本的优点是IC到PCB之间的电感很⼩，第⼆个优点是缩⼩了封装尺⼨并缩短了⽣产周期，提⾼了热传导性能。
WL-CSP结构Maxim的WL-CSP球栅阵列是在硅晶⽚衬底上建⽴的封装内部互连结构。
在晶⽚表⾯附上⼀层电介质重复钝化的聚合物薄膜。
这层薄膜减轻了焊球连接处的机械压⼒并在管芯表⾯提供电⽓隔离。
在聚合物薄膜内采⽤成相技术制作过孔，通过它实现与IC 绑定盘的电⽓连接。
WL-CSP焊球阵列是基于具有均匀栅距的矩形栅格排列。
WL-CSP球阵列可以包含任意⾏(2⾄6)和任意列(2⾄6)数。
焊球材料由顶标中A1位置的标⽰符表⽰(见图2中的顶标A1)。
A1为光刻的双同⼼圆时，表⽰焊膏采⽤的是低熔点的SnPb；对于⽆铅焊膏，A1处采⽤加号表⽰。
所有⽆铅WL-CSP产品底部的晶⽚迭层采⽤标准的聚合物薄膜保护层，该聚合物材料为硅⽚底部提供机械接触和UV光照保护。
WL-CSP球栅阵列设计和尺⼨Maxim的WL-CSP 0.5mm间隔的球栅阵列封装通常设计为2 x 2⾄6 x 6焊球矩阵(图2)，详细的WL-CSP尺⼨图可从⽹站下载：Maxim封装图。
ucsp - 晶片级封装
UCSP - 晶片级封装概述晶片级封装(WLCSP)是一种可以使集成电路（IC）面向下贴装到印刷电路板上的CSP封装技术，芯片的焊点通过独立的锡球焊接到PC板的焊盘上，不需要任何填充材料（图1）。
这种技术与球栅阵列、引线型和基于层压板的CSP封装技术的不同之处在于它没有联结线或内插连接。
WLCSP封装技术最根本的优点是IC到PC板之间的电感很小，第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。
Maxim 的WLCSP技术商标为UCSP。
图1. 4x4 UCSP照片，底部视图UCSP结构Maxim的UCSP结构是在硅晶片衬底上建立的。
在晶片的表面附上一层BCB(Benzocyclobutene, 苯并环丁烯)树脂薄膜。
这层薄膜减轻了锡球连接处的机械压力并在裸片（die）表面提供电气隔离。
在BCB膜上使用照相的方法制作过孔，通过它实现与IC联结基盘的电气连接。
过孔上面还要加上一层UBM（球下金属）层。
一般情况下，还要再加上第二层BCB作为阻焊层以确定回流锡球的直径和位置。
标准的锡球材料是共晶锡铅合金，即63%的Sn和/37%的Pb。
UCSP结构的截面图如图2所示。
图2. 典型的UCSP截面图UCSP锡球阵列是基于具有统一栅距的长方形栅格排列的。
UCSP球阵列可能包含满足6 > ND > 2和6 > NE > 2的任意行数（ND）和列数（NE）。
基本的UCSP结构请参见表1，表2是其典型的尺寸，图3标示出了表2中引用的机械结构符号。
也可以减少使用锡球的数量，有许多种球阵列规格并未在表1中列出。
表1. UCSP 结构注释：一些特定器件的球阵列设计需要的锡球数目可能比较少。
具体的UCSP制图方法可以在Maxim的封装概况目录中得到：/cgi-bin/packages.表2. 典型的UCSP尺寸Ball Diameter b注释：一些特定器件的球阵列设计需要的锡球数目可能比较少。
比较器的合理选择
比较器的合理选择摘要：本文说明比较器的特性、指标以及比较器与运算放大器差异。
其中包括内置基准的比较器应用电路和利用双比较器构建窗检测器、利用四比较器解决电压或电流测量问题的电路。
长期以来，受运算放大器的影响，比较器的应用一直没有得到应有的重视。
直到目前随着比较器性能指标的改进，使其更好地胜任电压比较这一基本任务，这一状况才得到改善，本文主要介绍新型比较器的性能及其典型应用。
比较器的功能比较器的两路输入为模拟信号，输出则为二进制信号，当输入电压的差值增大或减小时，其输出保持恒定。
从这一角度来看，也可以将比较器当作一个1位模/数转换器(ADC)。
比较器与运算放大器运算放大器在不加负反馈时，从原理上讲可以用作比较器，但由于运算放大器的开环增益非常高，它只能处理输入差分电压非常小的信号。
而且，在这种情况下，运算放大器的响应时间比比较器慢许多，而且也缺少一些特殊功能，如：滞回、内部基准等。
比较器通常不能用作运算放大器，比较器经过调节可以提供极小的时间延迟，但其频响特性受到一定限制，运算放大器正是利用了频响修正这一优势而成为灵活多用的器件。
另外，许多比较器还带有内部滞回电路，这避免了输出振荡，但同时也使其不能当作运算放大器使用。
电源电压比较器与运算放大器工作在同样的电源电压，传统的比较器需要±15V等双电源供电或高达36V的单电源供电，这些产品在工业控制中仍有需求，许多厂商也仍在提供该类产品。
但是，从市场发展趋势看，目前大多数应用需要比较器工作在电池电压所允许的单电源电压范围内，而且，比较器必须具有低电流、小封装，有些应用中还要求比较器具有关断功能。
例如：MAX919、MAX9119和MAX9019比较器可工作在1.6V或1.8V至5.5V电压范围内，全温范围内的最大吸入电流仅为1.2µA/1.5µA，采用SOT23、SC70封装，类似的MAX965和MAX9100比较器工作电压可低至1.6V，甚至1.0V，因而非常适合电池供电的便携式产品，见表1。
MAX命名规则
Maxim产品命名规则第二货源型号命名我们提供的第二货源产品采用特定型号最流行的编号，而不是我们自己的命名规则。
其中包括原有的产品等级、温度范围、封装类型和引脚数编号。
对于第二货源，Maxim经常提供其他厂商不能提供的封装类型和温度范围，这些器件的型号通常采用原来的编码。
自主产品的命名规则绝大多数Maxim产品采用公司专有的命名系统，包括基础型号和后续的3个或4个字母尾缀，有时还带有其它标识符号。
例如:(A)是基础型号基本型号(也称为基础型号)用于区分不同的产品类型，与封装、温度及其它参量无关。
精度等级等参量通常用型号尾缀表示，有些情况下会为不同参量的器件分配一个新的基本型号。
(B)是3字母或4字母尾缀器件具有4个尾缀字母时，第一个尾标代表产品的等级(精度、电压规格、速率等)。
例如：MAX631ACPA中，第一个尾标"A"表示5%的输出精度。
产品数据资料中给出了型号对应的等级。
其余三个字符是3字母尾缀，分别表示温度范围、封装类型和引脚数。
具体含义如下表所示：例如：MAX696CWEC = 工作温度范围为C级(0°C至+70°C)W = 封装类型：W (SOIC 0.300")E = 引脚数，标号为E (这种封装类型为16引脚)请注意：不同的产品类型尾缀代码可能不一致，详细信息或规格说明请参考数据资料。
温度范围S SOIC (窄型塑料小外形封装) 150 milT 金属外壳(镍)T TDFN (塑料、超薄、双列扁平封装，无引线冲压) 0.9mm (6, 8, 10 & 14引脚) T 薄形QFN (塑料、超薄、四列扁平封装，无引线冲压) 0.8mmTQ 薄形QFN (塑料、超薄、四列扁平封装，无引线冲压) 0.8mm (8引脚)U SOT 1.23mm (3, 4, 5, 6引脚)U TSSOP (薄型缩小外形封装) 4.4mm (14, 16, 20, 24, 28, 38, 56引脚)；6.1mm (48引脚)U µMAX (薄型缩小外形封装) 3mm x 3mm (8, 10引脚)V U. TQFN (超薄QFN - 塑装、超薄四边扁平，无引线冲压) 0.55mm W SOIC (宽型、塑料小外形封装) 300 milW WLP (晶片级封装)X CSBGA 1.4mmX CVBGA 1.0mmX SC70Y SIDEBRAZE (窄型) 300 mil (24, 28引脚)，超薄LGA 0.5mmZ 薄型SOT 1mm (5, 6, 8引脚)(C)其它尾缀字符在3字母或4字母尾缀的后面可能还会出现其它字符，这些字符可能单独出现，也可能与型号组合在一起。
美信产品的命名规则
Maxim产品命名规则第二货源型号命名我们提供的第二货源产品采用特定型号最流行的编号，而不是我们自己的命名规则。
其中包括原有的产品等级、温度范围、封装类型和引脚数编号。
对于第二货源，Maxim经常提供其他厂商不能提供的封装类型和温度范围，这些器件的型号通常采用原来的编码。
自主产品的命名规则绝大多数Maxim产品采用公司专有的命名系统，包括基础型号和后续的3个或4个字母尾缀，有时还带有其它标识符号。
例如:(A)是基础型号基本型号(也称为基础型号)用于区分不同的产品类型，与封装、温度及其它参量无关。
精度等级等参量通常用型号尾缀表示，有些情况下会为不同参量的器件分配一个新的基本型号。
(B)是3字母或4字母尾缀器件具有4个尾缀字母时，第一个尾标代表产品的等级(精度、电压规格、速率等)。
例如：MAX631ACPA中，第一个尾标"A"表示5%的输出精度。
产品数据资料中给出了型号对应的等级。
其余三个字符是3字母尾缀，分别表示温度范围、封装类型和引脚数。
具体含义如下表所示：例如：MAX696CWEC = 工作温度范围为C级(0°C至+70°C)W = 封装类型：W (SOIC 0.300")E = 引脚数，标号为E (这种封装类型为16引脚)请注意：不同的产品类型尾缀代码可能不一致，详细信息或规格说明请参考数据资料。
商业级 C 0°C至+70°CAEC-Q100 2级G -40°C至+105°CAEC-Q100 0级T -40°C至+150°C扩展商业级U 0°C至+85°C汽车级 A -40°C至+125°C工业级I -20°C至+85°C扩展工业级 E -40°C至+85°C军品级M -55°C至+125°CSSOP (缩小外形封装) 209 mil (14, 16, 20, 24, 28引A脚); 300 mil (36引脚)B UCSP (超小型晶片级封装)C 塑料TO-92; TO-220C LQFP 1.4mm (7mm x 7mm过孔20mm x 20mm)C TQFP 1.0mm (7mm x 7mm过孔20mm x 20mm)陶瓷Sidebraze 300 mil (8, 14, 16, 18, 20引脚); 600 Dmil (24, 28, 40, 48引脚)E QSOP (四分之一小外型封装)F 陶瓷扁平封装G 金属外壳(金)G QFN (塑料、薄型、四边扁平封装，无引脚冲压) 0.9mmH SBGA (超级球栅阵列θ)H TQFP 1.0mm 5mm x 5mm (32引脚)H TSSOP (薄型缩小外形封装) 4.4mm (8引脚)CERDIP (陶瓷双列直插) (N) 300 mil (8, 14, 16, 18, 20 J引脚); (W) 600 mil (24, 28, 40引脚)K SOT 1.23mm (8引脚)L LCC (陶瓷无引线芯片载体) (18, 20, 28引脚) FCLGA (倒装芯片、基板球栅阵列)；薄型LGA (薄型基板L球栅阵列) 0.8mmL µDFN (微型双列扁平封装，无引线) (6, 8, 10引脚) MQFP (公制四边扁平封装)高于1.4mm; ED-QUAD (28mm x M28mm 160引脚)N PDIP (窄型塑料双列直插封装) 300 mil (24, 28引脚) PDIP (塑料双列直插封装) 300 mil (8, 14, 16, 18, 20 P引脚); 600 mil (24, 28, 40引脚)Q PLCC (塑料陶瓷无引线芯片载体)R CERDIP (窄型陶瓷双列直插封装) 300 mil (24, 28引脚) S SOIC (窄型塑料小外形封装) 150 milT 金属外壳(镍)TDFN (塑料、超薄、双列扁平封装，无引线冲压) 0.9mm (6, T8, 10 & 14引脚)T 薄形QFN (塑料、超薄、四列扁平封装，无引线冲压) 0.8mm TQ 薄形QFN (塑料、超薄、四列扁平封装，无引线冲压) 0.8mm(8引脚)U SOT 1.23mm (3, 4, 5, 6引脚)TSSOP (薄型缩小外形封装) 4.4mm (14, 16, 20, 24, 28, U38, 56引脚); 6.1mm (48引脚)U µMAX (薄型缩小外形封装) 3mm x 3mm (8, 10引脚) U. TQFN (超薄QFN - 塑装、超薄四边扁平，无引线冲压) V0.55mmW SOIC (宽型、塑料小外形封装) 300 milW WLP (晶片级封装)X CSBGA 1.4mmX CVBGA 1.0mmX SC70Y SIDEBRAZE (窄型) 300mil (24, 28引脚), 超薄LGA 0.5mm Z 薄型SOT 1mm (5, 6, 8引脚)A 8, 25, 46, 182B 10, 64C 12, 192D 14, 128E 16, 144F 22, 256G 24, 81H 44, 126I 28, 57J 32, 49K 5, 68, 265L 9, 40M 7, 48, 267N 18, 56O 42, 73P 20, 96Q 2, 100R 3, 84S 4, 80T 6, 160U 38, 60V 8 (.200"引脚圆周, 隔离外壳), 30, 196W 10 (.230"引脚圆周, 隔离外壳), 169X 36, 45Y 8 (.200"引脚圆周, 外壳接引脚4), 52Z 10 (.230"引脚圆周, 外壳接引脚5), 26, 72(C)其它尾缀字符在3字母或4字母尾缀的后面可能还会出现其它字符，这些字符可能单独出现，也可能与型号组合在一起。
比较器的选型
比较器的合理选择May 22, 2006摘要：本文说明比较器的特性、指标以及比较器与运算放大器差异。
其中包括内置基准的比较器应用电路和利用双比较器构建窗检测器、利用四比较器解决电压或电流测量问题的电路。
长期以来，受运算放大器的影响，比较器的应用一直没有得到应有的重视。
直到目前随着比较器性能指标的改进，使其更好地胜任电压比较这一基本任务，这一状况才得到改善，本文主要介绍新型比较器的性能及其典型应用。
比较器的功能比较器的两路输入为模拟信号，输出则为二进制信号，当输入电压的差值增大或减小时，其输出保持恒定。
从这一角度来看，也可以将比较器当作一个1位模/数转换器(ADC)。
比较器与运算放大器运算放大器在不加负反馈时，从原理上讲可以用作比较器，但由于运算放大器的开环增益非常高，它只能处理输入差分电压非常小的信号。
而且，在这种情况下，运算放大器的响应时间比比较器慢许多，而且也缺少一些特殊功能，如：滞回、内部基准等。
比较器通常不能用作运算放大器，比较器经过调节可以提供极小的时间延迟，但其频响特性受到一定限制，运算放大器正是利用了频响修正这一优势而成为灵活多用的器件。
另外，许多比较器还带有内部滞回电路，这避免了输出振荡，但同时也使其不能当作运算放大器使用。
电源电压比较器与运算放大器工作在同样的电源电压，传统的比较器需要±15V等双电源供电或高达36V的单电源供电，这些产品在工业控制中仍有需求，许多厂商也仍在提供该类产品。
但是，从市场发展趋势看，目前大多数应用需要比较器工作在电池电压所允许的单电源电压范围内，而且，比较器必须具有低电流、小封装，有些应用中还要求比较器具有关断功能。
例如：MAX919、MAX9119和MAX9019比较器可工作在1.6V或1.8V至5.5V电压范围内，全温范围内的最大吸入电流仅为1.2µA/1.5µA，采用SOT23、SC70封装，类似的MAX965和MAX9100比较器工作电压可低至1.6V，甚至1.0V，因而非常适合电池供电的便携式产品，见表1。
芯片封装类型图解精选全文完整版
可编辑修改精选全文完整版芯片封装类型图解本文介绍了常见的集成电路封装形式，包括BGA、CPGA、FBGA、JLCC、LDCC、LQFP100L、PCDIP、PLCC、PPGA、PQFP、TQFP100L、TSBGA217L、TSOP、CSP、SIP、ZIP、S-DIP、SK-DIP、PGA、SOP、MSP和QFP等。
SIP是单列直插式封装，引脚在芯片单侧排列，与DIP基本相同。
ZIP是Z型引脚直插式封装，引脚比SIP粗短些，节距等特征也与DIP基本相同。
S-DIP是收缩双列直插式封装，引脚在芯片两侧排列，引脚节距为1.778mm，芯片集成度高于DIP。
SK-DIP是窄型双列直插式封装，除了芯片的宽度是DIP的1/2以外，其它特征与DIP相同。
PGA是针栅阵列插入式封装，封装底面垂直阵列布置引脚插脚，插脚节距为2.54mm或1.27mm，插脚数可多达数百脚，用于高速的且大规模和超大规模集成电路。
SOP是小外型封装，表面贴装型封装的一种，引脚端子从封装的两个侧面引出，字母L状，引脚节距为1.27mm。
MSP是微方型封装，表面贴装型封装的一种，又叫QFI等，引脚端子从封装的四个侧面引出，呈I字形向下方延伸，没有向外突出的部分，实装占用面积小，引脚节距为1.27mm。
QFP是四方扁平封装，表面贴装型封装的一种，引脚端子从封装的两个侧面引出，呈L字形，引脚节距为1.0mm、0.8mm、0.65mm、0.5mm、0.4mm、0.3mm，引脚可达300脚以上。
SVP是一种表面安装型垂直封装，其引脚端子从封装的一个侧面引出，中间部位弯成直角并与PCB键合，适用于垂直安装，实装占有面积很小。
其引脚节距为0.65mm和0.5mm。
LCCC是一种无引线陶瓷封装载体，其四个侧面都设有电极焊盘而无引脚，适用于高速、高频集成电路封装。
PLCC是一种无引线塑料封装载体，适用于高速、高频集成电路封装，是一种塑料封装的LCC。
SOJ是一种小外形J引脚封装，其引脚端子从封装的两个侧面引出，呈J字形，引脚节距为1.27mm。
先进的芯片尺寸封装(CSP)技术第一部分
1 引言所谓芯片尺寸封装就是CSP (Chip Size Package或Chip Scale Package)。
JEDEC(美国EIA协会联合电子器件工程委员会)的JSTK一012标准规定，LSI芯片封装面积小于或等于LSI芯片面积的120%的产品称之为CSP。
CSP技术的出现确保VLSI在高性能、高可靠性的前提下实现芯片的最小尺寸封装(接近裸芯片的尺寸)，而相对成本却更低，因此符合电子产品小型化的发展潮流，是极具市场竞争力的高密度封装形式。
本文从CSP的特点、类别和制作上艺以及生产和研发等几个方面详细论述这种先进的封装技术，并对我国CSP技术的研发提出几点建议。
2 CSP的特点CSP实际上是在BGA封装小型化过程中形成的，所以有人也将CSP称之为μBGA(微型球栅阵列，现在仅将它划为CSP的一种形式)，因此它自然地具有BGA封装技术的许多优点。
2．1 封装尺寸小CSP是目前体积最小的VLSI封装之一。
一般，CSP封装面积不到0．5 mm，而间距是QFP的1／10，BGA的1／3～l／10。
2．2 可容纳引脚的数最多在各种相同尺寸的芯片封装中，CSP可容纳的引脚数最多，适宜进行多引脚数封装，甚至可以应用在I／0数超过2000的高性能芯片上。
例如，引脚间距为0．5 mm，封装尺寸为40 mm×40 mm的QFP，引脚数最多为304根，若要增加引脚数，只能减小引脚间距，但在传统工艺条件下，OFP难以突破0．3 mm的技术极限；与CSP相提并论的是BGA封装，它的引脚数可达600～1000根，但值得重视的是，在引脚数相同的情况下，CSP的组装远比BGA容易。
2．3 电性能优良CSP的内部布线长度(仅为0．8～1．O mm)比QFP或BGA的布线长度短得多，寄生引线电容、引线电阻及引线电感均很小，从而使信号传输延迟大为缩短。
CSP的存取时间比QFP或BGA短1／5～1／6左右，同时CSP的抗噪能力强，开关噪声只有DIP(双列直插式封装)的1／2。
光电芯片的封装方案
光电芯片的封装方案
1. 裸片封装，裸片封装是指将芯片直接封装在基板上，常见的
方式包括焊接或者倒装焊。
这种封装方式成本低，但对芯片的保护
性较差，容易受到外界环境的影响。
2. 芯片级封装（CSP），芯片级封装是一种紧凑型封装方式，
将芯片封装在非常小的封装体积内，以减小封装尺寸和优化性能。
CSP封装通常需要高精度的制造工艺，适用于对封装尺寸和性能要
求较高的应用。
3. 双列直插封装（DIP），DIP封装是一种传统的封装方式，
芯片引脚通过直插式连接到PCB上。
这种封装方式易于焊接和维护，适用于一些对封装体积要求不太严格的应用。
4. 表面贴装封装（SMT），SMT封装是一种常见的封装方式，
通过焊接芯片引脚到PCB表面完成封装。
SMT封装具有体积小、可
靠性高的特点，适用于大批量生产和封装密度要求高的应用。
5. 球栅阵列封装（BGA），BGA封装是一种高密度、高性能的
封装方式，芯片引脚焊接在PCB的底部，具有较好的散热性能和电
气性能，适用于高性能光电芯片的封装。
除了上述常见的封装方式外，还有一些定制的封装方案，针对特定的光电芯片应用需求进行设计。
在选择光电芯片封装方案时，需要综合考虑成本、性能、制造工艺和环境适应性等因素，以确保选择最适合的封装方案来满足特定的应用需求。
led芯片封装结构
led芯片封装结构
LED芯片封装结构是指将LED芯片包装在外壳中，以便于在不同环境中使用。
目前市场上常见的LED芯片封装结构主要分为以下几种： 1. DIP封装：DIP指双排直插式，即LED芯片的引脚呈双排直插式，方便插入电路板中。
DIP封装结构因其成本低、制造工艺简单等特点，在一些低成本、低要求的场合中仍然得到广泛应用。
2. SMD封装：SMD指表面贴装式，即LED芯片的引脚呈S形，方便在电路板表面进行焊接。
SMD封装结构因其体积小、可靠性高、适合高密度布局等特点，在目前的市场中得到广泛应用。
3. COB封装：COB指芯片封装技术，即将多个LED芯片集成在一起，然后封装在一个外壳中。
COB封装结构因其光效高、均匀性好、散热性能优良等特点，在高端照明领域得到广泛应用。
4. CSP封装：CSP指芯片级封装技术，即将LED芯片的尺寸缩小到极小的尺寸，以实现更高的光效和更小的体积。
CSP封装结构因其尺寸小、光效高、散热性能优良等特点，在移动设备和车灯等领域中得到广泛应用。
综上所述，LED芯片封装结构的选择应根据具体需求来进行，以实现最佳的性价比和性能表现。
- 1 -。
CSP封装技术简介
CSP封装技术简介
一、什么是CSP封装技术
CSP（Chip-Size-Package）封装技术，又称芯片尺寸封装技术，是一
种以芯片大小作为封装的基本单位的封装技术。
它将封装的芯片尺寸缩小
到1/9～1/16的传统封装技术尺寸，这种技术具有封装尺寸小、重量轻、
厚度薄、器件更紧凑、表面修复成本低、信号传输速度高、绝缘性能好、
具备芯片表面铺装、高精度、高密度的特点，因此被广泛应用于电子信息
产品中。
二、CSP封装技术的主要特点
1、封装尺寸小：CSP封装技术最显著的特点就是封装尺寸小，其封
装面积和厚度可以比传统封装技术小10倍以上；
2、重量轻：CSP封装技术的产品重量远远小于传统封装技术的产品，从而可以节省大量物料费用；
3、厚度薄：CSP封装技术的封装厚度仅为传统的几分之一，从而可
以减少产品的体积；
4、器件更紧凑：CSP封装技术可以使器件更加紧凑，从而使电子产
品的性能更好；
5、表面修复成本低：CSP封装技术可以使表面修复成本低，从而减
少产品的成本；
6、信号传输速度高：CSP封装技术可以使信号传输速度更加快，从
而提高产品性能；
7、绝缘性能好：CSP封装技术比传统封装技术具有更高的绝缘性能，能够提高电子产品的可靠性；。
晶圆片级芯片规模封装工艺
晶圆片级芯片规模封装工艺
晶圆片级芯片规模封装（Wafer Level Chip Scale Packaging，简称WLCSP），即晶圆级芯片封装方式，是一种将整片晶圆进行封装和测试，然后再切割成一个个的IC颗粒的封装技术。
这种技术与传统的芯片封装方式（先切割再封测，而封装后至少增加原芯片20%的体积）不同，因为它在切割晶圆成单个芯片之前就已经完成了封装和测试，因此封装后的体积等同于IC裸晶的原尺寸。
晶圆片级芯片规模封装工艺具有以下优点：
1.封装尺寸小：由于没有引线、键合和塑胶工艺，封装无需向芯片外扩展，使得
WLCSP的封装尺寸几乎等于芯片尺寸。
2.高传输速度：与传统金属引线产品相比，WLCSP一般有较短的连接线路，在
高效能要求如高频下，会有较好的表现。
3.高密度连接：WLCSP可运用数组式连接，芯片和电路板之间连接不限制于芯
片四周，提高单位面积的连接密度。
4.生产周期短：WLCSP从芯片制造到封装到成品的整个过程中，中间环节大大
减少，生产效率高，周期缩短很多。
5.工艺成本低：WLCSP是在硅片层面上完成封装测试的，以批量化的生产方式
达到成本最小化的目标。
WLCSP的成本取决于每个硅片上合格芯片的数量，芯片设计尺寸减小和硅片尺寸增大的发展趋势使得单个器件封装的成本相应地减少。
WLCSP可充分利用晶圆制造设备，生产设施费用低。
综上所述，晶圆片级芯片规模封装工艺是一种先进的封装技术，具有许多优点，能够提高芯片的性能和降低生产成本。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
UCSP - 晶片级封装概述晶片级封装(WLCSP)是一种可以使集成电路（IC）面向下贴装到印刷电路板上的CSP封装技术，芯片的焊点通过独立的锡球焊接到PC板的焊盘上，不需要任何填充材料（图1）。
这种技术与球栅阵列、引线型和基于层压板的CSP封装技术的不同之处在于它没有联结线或内插连接。
WLCSP封装技术最根本的优点是IC到PC板之间的电感很小，第二个优点是缩小了封装尺寸和生产周期并提高了热传导性能。
Maxim 的WLCSP技术商标为UCSP。
图1. 4x4 UCSP照片，底部视图UCSP结构Maxim的UCSP结构是在硅晶片衬底上建立的。
在晶片的表面附上一层BCB(Benzocyclobutene, 苯并环丁烯)树脂薄膜。
这层薄膜减轻了锡球连接处的机械压力并在裸片（die）表面提供电气隔离。
在BCB膜上使用照相的方法制作过孔，通过它实现与IC联结基盘的电气连接。
过孔上面还要加上一层UBM（球下金属）层。
一般情况下，还要再加上第二层BCB作为阻焊层以确定回流锡球的直径和位置。
标准的锡球材料是共晶锡铅合金，即63%的Sn和/37%的Pb。
UCSP结构的截面图如图2所示。
图2. 典型的UCSP截面图UCSP锡球阵列是基于具有统一栅距的长方形栅格排列的。
UCSP球阵列可能包含满足6 > ND > 2和6 > NE > 2的任意行数（ND）和列数（NE）。
基本的UCSP结构请参见表1，表2是其典型的尺寸，图3标示出了表2中引用的机械结构符号。
也可以减少使用锡球的数量，有许多种球阵列规格并未在表1中列出。
表1. UCSP 结构注释：一些特定器件的球阵列设计需要的锡球数目可能比较少。
具体的UCSP制图方法可以在Maxim的封装概况目录中得到：/cgi-bin/packages.表2. 典型的UCSP尺寸Ball Diameter b注释：一些特定器件的球阵列设计需要的锡球数目可能比较少。
具体的UCSP制图方法可以在Maxim的封装概况目录中得到：/cgi-bin/packages.图3. 描绘UCSP封装外形的约定符号，完整的6x6阵列。
UCSP包装带Maxim将所有的UCSP元件包装在带盘（T&R）中。
UCSP带盘的制作要求是基于EIA-481标准的。
典型的带盘结构如图4所示，表3中给出了关键和可变的尺寸参数。
图4. 典型的UCSP包装带结构表3. UCSP带盘关键和可变的尺寸参数表3注释：1. 由图4所示的A0、B0和T确定的凹槽应该能够给元件提供足够的空间以满足：- 元件不会突出包装带的上下任一个表面。
- 揭开封带时，元件不受任何机械力的约束，能从凹槽中垂直取出。
- 元件的旋转被限制在±10°以内（见图5）。
2. 最小半径R是体现包装带设计和材料机械弯曲特性的半径值。
实际应用中带盘的中轴半径R必需大于最小值R。
按正常的方向装有元件的包装带在弯曲半径大于最小值R时对包装带和元件都没有损害。
用户应该对包装带在送料器和任意其它的处理、运输与储存过程中的条件进行设置以使其弯曲半径总是大于最小值R。
3. 条形码标志（如果需要）应该在包装带上与链轮齿孔相反的一边。
参见EIA-556。
4. 如果P1 = 2.0mm，包装带可能无法合适地装进所有的送料器。
5. 在带盘包装里锡球是向下的。
包装带每一个凹槽里Pin A1的方向应保持一致。
左上角有Pin A1 ID的标记。
具体细节请参见图6。
6. 封带的总剥离力应该在0.1 N到1.0 N之间（标定刻度的读数为10克到100克）。
拉力的方向应该与包装带移动的方向相反，封带与包装带成165度至180度角。
在剥离的过程中包装带/封带的速度应该是300mm ±10 mm/分钟。
图5. 元件在UCSP带盘空槽中的最大允许旋转角度图6. UCSP元件方向与包装带馈送方向印刷电路板布局设计要在装配中成功地使用UCSP元件需要注意电路板布局的问题。
印刷电路板（PCB）的布局与制造将影响UCSP装配的产出率、设备性能和焊点的可靠性。
UCSP焊盘结构的设计原则和PCB制造规范跟引线型器件和基于层压板的BGA器件有所不同。
用于表贴封装元件的焊盘结构有两种（见图7）：阻焊层限定(Solder-Mask Defined，SMD)。
阻焊层开口小于金属焊盘。
电路板设计者定义形状代码、位置和焊盘的额定尺寸；焊盘开口的实际尺寸是由阻焊层制作者控制的。
阻焊层一般为LPI （可成像液体感光胶）的。
∙非阻焊层限定(Non-Solder-Mask Defined，NSMD)：金属焊盘小于阻焊层开口。
在表层布线电路板的NSMD焊盘上，印刷电路导线的一部分将会受到焊锡的浸润。
图7. 焊盘的选择：阻焊层限定(SMD) vs. 非阻焊层限定(NSMD)电路板设计者必需考虑到功率、接地和信号走向的要求在NSMD与SMD焊盘之间选择一种。
特殊的微过孔设计可能避免了表面走线，但是需要更先进的制板技术。
一旦选定，UCSP焊盘类型就不能混合使用。
焊盘和与其连接的导线的布局应该对称以防止偏离中心的浸润力。
选择UCSP焊盘类型时一些需要考虑的因素如下：∙蚀刻铜导线的过程能够得到更好的控制，与使用SMD焊盘时的阻焊层蚀刻相比，NSMD是更好的选择。
∙SMD焊盘可能使阻焊层交叠的地方产生压力的集中，这将导致压力过大时焊点破裂。
∙根据PCB上铜导线及其它空地的制作规则，NSMD焊盘可以给PCB上的布线提供更多的空间。
∙与SMD焊盘相比，NSMD更大的阻焊层开口为UCSP元件的贴放提供了更大的工作窗口。
∙SMD焊盘能够使用更宽的铜导线，在与电源和地层的连接中具有更低的电感。
∙Maxim在温度循环测试中使用NSMD设计。
一般地，假设NSMD PCB设计中的基底铜箔厚度为1/2或1 oz.NSMD圆形铜焊盘的直径为11 +0/-3 mils，其阻焊层开口为14 +1/-2 mils。
为了防止焊料流失，信号导线在与NSMD铜焊盘的连接处应该具有瓶颈形状，其宽度不超过与之连接的NSMD焊盘半径的1/2。
使用最小的4 mil - 5 mil导线宽度设计就能实现这一目标。
这种颈状导线与元件焊盘的连接应该是对称的以防止回流焊接时不平衡的浸润力造成元件的位移。
为防止焊接短路，邻近焊盘之间的铜导线都必须被阻焊层覆盖。
阻焊层开口的公差和对表面铜层的对准是十分关键的，不同的商家提供的电路板在这些方面有所不同。
阻焊层细条（开口之间的窄带）的宽度应满足PCB制造规则以避免断裂。
对于SMD PCB布局设计，表层铜箔的厚度并不重要。
为防止焊点的塌裂从而降低UCSP焊点的可靠性，SMD阻焊层开口最大应为12 mils。
铜焊盘宽度应满足PCB制作规则中对最小间距和与阻焊层最小交叠的要求。
当改换一家新的PCB制造商时，应对阻焊层的制作是否合格进行检测，保证阻焊层的质量和焊点的可靠性满足用户的最低要求。
为了使阻焊层最佳地附着在基材上并使阻焊层下面靠近焊盘的边沿处对焊锡的毛细吸引作用最小，在电路板规范中需要使用一种裸铜覆盖阻焊层（SMOBC）工艺。
不要在电镀金属上覆盖阻焊层，因为这会产生阻焊层对电镀金属不可预知的附着效果导致在表面装配回流的过程中软化焊锡损坏阻焊层边沿。
PCB焊盘的金属涂复层会影响到装配产出率和可靠性。
关于焊盘涂复层，需要注意以下几点：∙铜焊盘应该涂上有机可焊防腐层（OSP）。
OSP一般比镀金要便宜而且焊点更可靠。
∙如果不使用铜焊盘/OSP，无镀镍或沉金是另一种可接受的选择，因为它可以把镀金层的厚度限制在20微英寸以内。
镀金层的厚度必须小于0.5微米否则将造成焊点的脆弱，降低焊点的可靠性。
∙即使镀金比铜焊盘OSP涂层或沉金处理更便宜或更容易实现，也不要使用这种方法，因为在处理过程中镀金层的厚度很难保持一致。
∙HASL（热风焊锡整平）涂复层技术不能用于UCSP元件，因为无法控制焊料的用量和外层形状。
Maxim建议在UCSP装配中使用焊膏。
在大多数PCB板面设计资料库中，板面设计者会提供Gerber图形文件用于制作焊膏模板。
此时应该请SMT（表面安装技术）工程师复查一遍焊膏开孔布局设计，确保与焊膏印刷工艺的兼容性。
PCB设计者能够通过关注焊膏模板开孔的布局帮助优化装配的产出率。
对于某些具有有限的球阵列规格的小型UCSP器件，即球阵列为2x2、3x2和3x3，为了尽量减少焊锡的短路，比较好的方法是将锡膏沉积的位置从UCSP锡球的位置偏移0.05mm，将模板开孔的间距从0.50mm增加到0.55mm，对于2×2阵列要增加到0.60mm（具体的尺寸见图8）。
焊盘和阻焊层开口不需要任何变动。
对于较大的球阵列规格（即4x3、4x4、5x4以及更大的尺寸），外围行、列的锡膏开孔需要偏移。
可能的话，内部（非最外围）的焊膏沉积开孔要向球阵列节点密度较稀的方向偏移。
SMT工艺流程典型的UCSP表贴装配工艺流程如下图所示，之后给出了对焊膏印刷、元件贴放、回流焊接、UCSP返修和封装运输的一些指导性原则。
焊膏印刷工艺焊膏印刷是与PCB装配产出率相关的最重要的工艺。
检查焊膏厚度、焊盘覆盖百分比和与焊盘的对准精度是必须进行的工作。
∙选择焊膏：应使用Sn63/Pb37共晶合金第3类（锡球尺寸为25至45微米）或第四类（20至38微米）的锡膏，选择哪一类取决于模板开孔的尺寸。
建议使用低卤化物含量（<100 PPM）和免清洗的J-STD-00指定的ROL0/REL0树脂助焊剂，可以省去回流装配后的清洗工作。
∙制作模板：使用激光切割不锈钢箔片加电抛光技术或镍金属电铸成形的制作工艺。
镍电铸成形工艺虽然比较昂贵，但是对于从超小的开孔进行焊膏沉积的过程最具备可重复性。
这种方法还有一个优点，可以形成任何用户所需要的厚度。
具有梯形截面的模板开口有助于焊膏的释放。
∙焊锡模板开孔设计：应尽可能地通过将开孔偏移焊盘使锡膏沉积位置的间距最大，这可以把焊接锡球小于10个(2x2, 3x2, 3x3)的UCSP元件时桥接的可能性降到最低。
推荐的模板开孔设计参数请参考图8和表4。
∙开孔面积比定义为开孔的面积除以开孔侧壁的表面积。
为了锡膏印刷过程的可重复性，使用面积比> 0.66转圆的正方形（25微米角径）开孔比矩形开孔的效果要好，使用更大的开孔或更薄的模板可以提高面积比。
图8. 2x2球栅阵列开孔偏移设计实例表4. 推荐的焊膏模板开孔设计Parameters4x3 through 6x6 Full Ball Arrays2x2, 3x2, and 3x3 FullBall Arrays and 4x3through 6x6Perimeter-Only BallArrays PasteRuleOptionA1B CX & YPasteApertureOffset2No offsetInner apertures:0 (no offset)Perimeter apertures:up to 0.030mm from ballcentersAll apertures:up to 0.05mm from ballcentersPasteApertureSize0.305mm square 0.305mm square 0.33mm squareStencilThickness0.10mm 0.10mm 0.125mm AreaRatio30.76 0.76 0.66 Comment Thin stencil Thin stencilTolerates lowerplacement accuracy注释：1. Maxim UCSP产品要求使用A类焊膏规则。