通信原理软件实验7帧同步

武汉大学教学实验报告
电子信息学院通信工程专业时间2015/12/22
实验名称位同步信号的提取指导教师吴静
姓名莫帮杰年级2013级学号2013301200227
一、实验目的
1.掌握巴克码识别原理
2.掌握同步保护原理
3.掌握假同步、漏同步、捕捉态、维持态概念
二、实验内容
1.根据原理设计帧同步系统，使系统可以正常工作。

2.通过波形来加深理解帧同步原理
三、基本原理
在时分复用系统中，为了正确的传输信息，必须在信息码流屮插入一定数量的帧同步码，可以集屮插入也可以分散插入。

本实验主要对集中插入同步法进行分析。

在集中插入法中，要求插入的同步码在接收端进行同步识别时出现的伪同步的概率尽可能的小，并且要求该码组有尖锐的自相关函数，以便于识别，同时要求接收机端的同步码识别器要尽量简单。

目前用的比较广泛的是性能良好的巴克码，七位巴克码是1110010。

帧同步系统基本结构如图所示，该系统可以分为两个部分：巴克码识别器和同步保护。

巴克码识别器包括移位寄存器、相加器和判决器，其余部分完成保护功能。

当基带信号里的帧同步码输入时，识别器就会发出判别信号P。

P的上升沿与最后一位帧同步码的结束时刻对齐。

24电路是将位同步信号进行24分频得到的，其周期与输入信号的周期一样，但相位不一定相同。

当识别器输出一个P信号时(即捕获到一组正确的帧同步码），在P信号和同步保护器作用下，24电路清零，使输出的24电路输出信号下降沿与P信号上升沿对齐，该信号驱动一个单稳态电路，单稳态电路设置为下降沿触发，其输出信号上升沿比+24电路输出信号下降沿稍有滞后。

同步器最终输出帧同步信号FS-OUT是由同步保护器中的与门3对单稳输出的信号及状态触发器的Q端输出信号进行“与”运算得到的。

电路中同步保护器的作用是减小假同步和漏同步。

当帧同步码没有到达时，识别器输出为0,与门1关闭，与门2
打开，单稳态信号通过与门2后输入到3电路，3电路的输出信号使状态触发器置0，从而关闭与门3,同步器无输出信号，此时Q*的高
电平把判决器的门限变为7,且关闭或门、打开与门1，同步起处于捕捉状态。

只要识别出一个P信号，与门4就可以输出一个置0脉冲
使24电路置0。

24电路输出与P同频同相的周期信号。

P脉冲通过
与门1后使状态触发器置1，从而打开与门3,输出帧同步信号F S-OUT，同时使判决门限降为6、打开或门、同步器进入维持状态。

在维持状态下因为判决电平比较低，故识别器的漏识别概率减小，假识别概率增加，但假识别信号与单稳输出不同步，故与门1、与门4不输出假识别信号，从而使假识别信号不影响24电路的工作状态。

与门3输出的仍是正确的帧同步信号。

在维持态下，识别器也可能出现漏识别，但由于漏识别的概率比较小，连续几帧出现漏识别概率就更小。

只要识别器不连续3帧出现漏识别，则3电路不输出脉冲，维持状态保持不变。

若连续三次出现漏识别，则3电路输出一个脉冲信号，使维持态变为捕捉态，重新捕捉帧同步码。

由于信源产生的信号是以一帧为周期的周期信号，所以若识别器第一次输出的帧同步信号为假识别信号(即首次捕获的是信息数据屮
与帧同步码完全一样的码元序列），则系统进入错误的同步状态，并
一直维持。

实际信号不会是周期的，所以这种错误的同步状态存在时间是短暂的。

同步保护器中的3电路的分频比也可以设为其它值，此值越大，在维持状态下允许漏识别的概率也越大。

在维持态K对同步信号的保护措施称为前方保护，在捕捉态下的同步保护称为后方保护。

本同步器中捕捉态下的高门限属于后方保护措施之一，它可以减少假同步的概率，还可以采取其它电路措施进行后方保护。

低门限和3电路属于前方保护，保护已建立起来的帧同步信号，避免识别器偶尔出现的漏识别造成帧同步器丢失帧同步信号，（即减少漏同步概率）。

同步器中的其它保护电路用来减少维持态下的假同步概率。

四、实验步骤
1.系统的设计框图
2.设置系统仿真时间10e+6s和采样点数为1024点。

3.根据原理和框图来搭建系统，在需要分析波形的输出处添加示波器。

4.运行系统观察信号输出波形，进行分析。

五、实验结果与总结
1.各各参考点输出波形如图
由第三幅图可见，信号中每出现一个巴克码，系统位同步输出端就输出一个窄脉冲，即系统成功从已调信号中提取出帧同步信号。