第七章 常用时序逻辑功能器件—1
合集下载
常用时序逻辑功能器件
左移 右移 串行输入 串行输入
DIR D0 D1 D2 D3 DIL S1 S0 S1 S0 74LS194 Q0 Q1 Q2 Q3 CP RD
DIR D0 D1 D2 D3 DIL S1 S0 74LS194 Q0 Q1 Q2 Q3 CP RD CP RD
作业题
THANK YOU！
本章到此结束， 谢谢您的光临！
CP VI Q0 Q1 Q2 Q3 0 0 0 0 0 0 1 1 1 0 0 0 2 1 1 1 0 0 3 0 0 1 1 0 4 1 1 0 1 1
用JK触发器构成的移位寄存器
并 FF0 1J 1 C1 1K 移位 CP 脉冲 Q0 FF0 1J C1 1K 行 Q1 FF0 1J C1 1K 输 Q2 FF0 1J C1 1K 出 Q3 DO串行 输出
QB
P T CP C′r A′
Q′A
Q′B Q′C 7 41 61
′ B
Q′D ′ OC 1
C′
′ D LD′
1 0
0
1
0 (c)
1 0
0
1
1
7.2寄存器和移位寄存器
在数字系统中，常需要一些数码暂时存放起来， 这种暂时存放数码。一个触发器可以寄存1位二 进制数码，要寄存几位数码，就应具备几个触发 器，此外，寄存器还应具有由门电路构成的控制 电路，以保证信号的接收和清除。
B
P T CP ′ C′r A
Q′A
Q′B Q′C 7 41 61
′ B C′
Q′D ′ OC
图 7-15 例 7-4 模 60 计数器逻 辑图 (a) 大模分解法； (b) 整体置 0 法； (c) OC整体置数 法
&
′ D LD′
DIR D0 D1 D2 D3 DIL S1 S0 S1 S0 74LS194 Q0 Q1 Q2 Q3 CP RD
DIR D0 D1 D2 D3 DIL S1 S0 74LS194 Q0 Q1 Q2 Q3 CP RD CP RD
作业题
THANK YOU！
本章到此结束， 谢谢您的光临！
CP VI Q0 Q1 Q2 Q3 0 0 0 0 0 0 1 1 1 0 0 0 2 1 1 1 0 0 3 0 0 1 1 0 4 1 1 0 1 1
用JK触发器构成的移位寄存器
并 FF0 1J 1 C1 1K 移位 CP 脉冲 Q0 FF0 1J C1 1K 行 Q1 FF0 1J C1 1K 输 Q2 FF0 1J C1 1K 出 Q3 DO串行 输出
QB
P T CP C′r A′
Q′A
Q′B Q′C 7 41 61
′ B
Q′D ′ OC 1
C′
′ D LD′
1 0
0
1
0 (c)
1 0
0
1
1
7.2寄存器和移位寄存器
在数字系统中，常需要一些数码暂时存放起来， 这种暂时存放数码。一个触发器可以寄存1位二 进制数码，要寄存几位数码，就应具备几个触发 器，此外，寄存器还应具有由门电路构成的控制 电路，以保证信号的接收和清除。
B
P T CP ′ C′r A
Q′A
Q′B Q′C 7 41 61
′ B C′
Q′D ′ OC
图 7-15 例 7-4 模 60 计数器逻 辑图 (a) 大模分解法； (b) 整体置 0 法； (c) OC整体置数 法
&
′ D LD′
第7章 常用时序逻辑功能器件(新)
D0 (b)
D1 D2 D3 逻辑功能示意图
U/D是加减计数控制端；CT是使能端；LD是异步置数控制端； 是加减计数控制端； 是使能端 是使能端； 是异步置数控制端 是异步置数控制端； 是加减计数控制端 D0～D3是并行数据输入端；Q0～Q3是计数器状态输出端； 是并行数据输入端； 是计数器状态输出端； CO/BO是进位借位信号输出端；RC是多个芯片级联时级间串行 是进位借位信号输出端； 是多个芯片级联时级间串行 是进位借位信号输出端 计数使能端， ＝ ， 计数使能端，CT＝0，CO/BO＝1时，RC＝CP，由RC端产生 ＝ 时 ＝ ， 端产生 的输出进位脉冲的波形与输入计数脉冲的波形相同。 的输出进位脉冲的波形与输入计数脉冲的波形相同。
VCC CO Q0 Q1 Q2 Q ET LD 3 Q0 Q Q Q3 1 2
1 1 1 1 1 1 1 9 6 5 4 3 2 1 0 74LS161 1 2 3 4 5 6 7 8
ET EP CP 74LS161 RCO LD
RD CP D0 D1 D2 D3 EP G ND
(a) 引 脚 排 列 图
输出方程
B = Qnn−1Qnn− 2 LQ1n Q0n
3位二进制同步可逆计数器 位二进制同步可逆计数器
时作加计数， ＝ 时作减计 设用X表示加减控制信号， 设用 表示加减控制信号，且X＝0时作加计数，X＝1时作减计 表示加减控制信号 ＝ 时作加计数 则把二进制同步加法计数器的驱动方程和X相与 相与， 数，则把二进制同步加法计数器的驱动方程和 相与，把减法 计数器的驱动方程和X相与 再把二者相加， 相与， 计数器的驱动方程和 相与，再把二者相加，便可得到二进制 同步可逆计数器的驱动方程。 同步可逆计数器的驱动方程。
常用时序逻辑器件
UCC 8
R 5 CO
TH 6 R
TR 2
R D
7 VT
分压器 1
+ A1 +
A2
比较器
RD 4
&Q &
Q
R-S触发器
uo
3
TH是比较器A1的信号输入端，称为阈值输入端；TR 是比较器A2的信号输入端，称为触发输入端。放电三极管 T1为外接电容提供一个接地的放电通道。当基本RS触发器 置 1 时，T1截止，基本RS触发器置 0时，T1导通。 RD 是直接复位接入端，当RD为低电平时，输出端为低电平。
将立即被送入进寄存器中，有：
Q Q Q Q n1 n1 n1 n1 3 21 0
D3 D2 D1D0
2．移位寄存器
移位寄存器不仅能存放数码，还有移位的功能，是数字 系统中进行算术运算的必需器件，应用十分广泛。移位寄存 器在移位脉冲作用下将寄存器的数码依次向左或向右移，按 移动方式不同分为单向（左移或右移）移位寄存器和双向移 位寄存器。按数码的输入输出方式不同又可分为串行（并行） 输入，串行（并行）输出等。
静态保持、动态保持、并行输入、左移移
位和右称移位六项功能。
二、计数器
计数器是用来对输入脉冲进行计数的时序逻辑电路。 按计数器进位制来分,可分为二进制和十进制计数器等。
1．同步二进制计数器 同步计数器：计数脉冲同时加到所有触发器的时钟信号输 入端，使应翻转的触发器同时翻转的计数器，称作同步计数器。 显然，它的计数速度比较快。同步二进制加法计数器的功能表 如下表所示。
ET RD A B C D RCO
EP 74LS161 LD
CP QA QB QC QD
ET RD A B C D RCO
模拟电子技术 康华光 7章1
n Q1 1 n Q
1
状态表
01
11
10
1 0
Qn 0 00
0 1
0 1
0 1
n n n n Q nn1 Q2 Q1n Q0n Q nQ1 1 nQ 0 Q2 n 2 21 n 1 n n Q 2 Q1 n Qn Q2 Q1 Q0 B 0 n n n Q1 1 Q1 Q 0 Q1 Q 0 1 1 1 1 0 0 n0 n Q 11 1Q 0 1 1 1 0 0 0
7.2.2 移位寄存器 7.2.3 集成移位寄存器74194
教学基本要求
熟练掌握二进制计数器的组成、逻辑功能及工 作原理。 掌握十进制计数器的组成、逻辑功能及工作原 理。 掌握典型中规模集成计数器的逻辑功能及应用。 掌握移位寄存器的逻辑功能和工作原理。 掌握中规模集成移位寄存器的逻辑功能及其应 用。
异步 (低电平) 异步 (低电平) 异步 (低电平) 无 异步 (低电平) 无 异步 异步
同步 同步 同步 异步 异步 同步 异步 无 异步
74HCT161 4位二进制加法 74LS191 74LS193 74160 74LS190
异步
双时钟4位二进制可逆 异步 (高电平)
74LS293 74LS290
7.1
按FF状态 更新时刻
计
数
器
•计数器的分类
同步 --所有FF的状态同时更新，共用一个CP 异步 --所有FF的状态不同时更新，不共用一个CP 加计数器 Up Counter 减计数器 Down Counter
按数值增 减趋势
可逆计数器 Up/Down Counter
按状态变 量使用的 编码 二进制计数器 Binary 二-十进制计数器 BCD
1
状态表
01
11
10
1 0
Qn 0 00
0 1
0 1
0 1
n n n n Q nn1 Q2 Q1n Q0n Q nQ1 1 nQ 0 Q2 n 2 21 n 1 n n Q 2 Q1 n Qn Q2 Q1 Q0 B 0 n n n Q1 1 Q1 Q 0 Q1 Q 0 1 1 1 1 0 0 n0 n Q 11 1Q 0 1 1 1 0 0 0
7.2.2 移位寄存器 7.2.3 集成移位寄存器74194
教学基本要求
熟练掌握二进制计数器的组成、逻辑功能及工 作原理。 掌握十进制计数器的组成、逻辑功能及工作原 理。 掌握典型中规模集成计数器的逻辑功能及应用。 掌握移位寄存器的逻辑功能和工作原理。 掌握中规模集成移位寄存器的逻辑功能及其应 用。
异步 (低电平) 异步 (低电平) 异步 (低电平) 无 异步 (低电平) 无 异步 异步
同步 同步 同步 异步 异步 同步 异步 无 异步
74HCT161 4位二进制加法 74LS191 74LS193 74160 74LS190
异步
双时钟4位二进制可逆 异步 (高电平)
74LS293 74LS290
7.1
按FF状态 更新时刻
计
数
器
•计数器的分类
同步 --所有FF的状态同时更新，共用一个CP 异步 --所有FF的状态不同时更新，不共用一个CP 加计数器 Up Counter 减计数器 Down Counter
按数值增 减趋势
可逆计数器 Up/Down Counter
按状态变 量使用的 编码 二进制计数器 Binary 二-十进制计数器 BCD
常用时序逻辑功能器件.
（1）清零。CR=0，异步清零。即有：
n n n n Q3 Q2 Q1 Q0 0000
（2）送数。CR=1时，CP上升沿送数。即有：
Q Q Q Q
n 1 3
n 1 n 1 2 1
n 1 0
D3 D2 D1D0
（3）保持。在CR=1、CP上升沿以外时间。
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
7.2 寄存器
在数字电路中，用来存放二进制数据或代码 的电路称为寄存器。
寄存器是由具有存储功能的触发器组合起来构成的。 一个触发器可以存储1位二进制代码，存放n位二进 制代码的寄存器，需用n个触发器来构成。 按照功能的不同，可将寄存器分为基本寄存器和移位 寄存器两大类。基本寄存器只能并行送入数据，需要 时也只能并行输出。移位寄存器中的数据可以在移位 脉冲作用下依次逐位右移或左移，数据既可以并行输 入、并行输出，也可以串行输入、串行输出，还可以 并行输入、串行输出，串行输入、并行输出，十分灵 活，用途也很广。
Chapt7 常用时序逻辑功能器件
4位右移 移位寄存器
Q0 FF0 Di 右移 输入 1D D0 C1 Q0 Q0
二、 移位寄存器
1、单向移位寄存器
Q1 FF1 1D D1 C1 Q1 Q1 FF2 1D D2 C1 Q2 Q2 Q2 FF3 1D D3 C1 Q3 Q3 右移 输出
并行输出
Q3
CP 移位时钟脉冲
Chapt7 常用时序逻辑功能器件
4位左移 移位寄存器
左移输出 D0 CP 移位时钟脉冲 FF0 1D C1
并行输出
Q0 FF1 Q0 Q0 D1 1D C1 Q1 Q1 D2 Q1 FF2 1D C1 Q2 Q2 D3 Q2 FF3 1D C1 Q3 Q3 Q3 Di 左移输入
时序逻辑电路的功能
时序逻辑电路的功能时序逻辑电路是数字电子电路中一种重要的电路类型，它的功能主要用于处理和控制时序信号。
时序信号是指按照一定的时间顺序变化的信号，如时钟信号、计数信号等。
时序逻辑电路能够对这些时序信号进行处理和控制，实现各种复杂的功能。
时序逻辑电路主要由触发器、计数器、移位寄存器等组成，通过这些元件的组合和连接，可以实现各种不同的功能需求。
下面将介绍几种常见的时序逻辑电路及其功能。
1. 时钟发生器时钟发生器是时序逻辑电路中最基本的电路之一。
它的功能是产生稳定的时钟信号，用于同步整个数字系统中的各个部件。
时钟信号的频率和占空比可以通过时钟发生器进行调节，以满足不同的应用需求。
2. 触发器触发器是一种存储器件，它的功能是在时钟信号的作用下，根据输入信号的变化产生相应的输出信号。
触发器有多种类型，如D触发器、JK触发器、T触发器等。
它们可以用于存储和传输数据，实现数据的暂存和延迟等功能。
3. 计数器计数器是一种能够对输入的时序信号进行计数操作的电路。
它的功能是将输入的时序信号进行计数，并输出相应的计数值。
计数器可以实现简单的计数功能，也可以根据特定的计数模式，实现复杂的计数功能，如循环计数、递减计数等。
4. 移位寄存器移位寄存器是一种具有移位功能的存储器件。
它的功能是将输入信号按照一定的规律进行移位操作，并输出相应的移位结果。
移位寄存器可以实现数据的串行输入和串行输出，还可以实现数据的并行输入和并行输出，广泛应用于数据通信和数字信号处理等领域。
5. 状态机状态机是一种能够根据输入信号的变化，自动改变状态和执行相应操作的电路。
它的功能是根据特定的状态转移规则，实现复杂的控制逻辑。
状态机可以分为Moore型和Mealy型，它们在输出信号的计算方式上有所不同，但都能实现复杂的状态和控制逻辑。
时序逻辑电路的功能多种多样，它们在数字系统中起到了至关重要的作用。
无论是计算机、通信设备还是数字家电，都离不开时序逻辑电路的支持。
数字电路与逻辑设计中规模常用时序逻辑电路个芯片的介绍
（1）同步计数器
1．同步二进制加计数器 （实验十四：3、4）
用JK触发器实现n位二进制 同步加计数器，驱动方程 为：
用D触发器实现n位二进制同步 加计数器，驱动方程为：
J0＝K0＝1 J1＝K1＝Q0 J2＝K2＝Q1Q0 J3＝K3＝Q2Q1Q0
Jn－1＝Kn－1＝Qn-2Qn-3…Q1Q0
1
T QA QB QC QD
1P
&
74161
OC
CP
Cr LD A B C D
1 × ×× ×
ii)采用反馈预置法（一)
（预置功能）
1
T QA QB QC QD
1
P
&
设初始状态为 0000
74161
OC
CP
思考：请问还有别 的预置方法吗？
Cr LD A B C D
1
0 0 00
i)采用反馈复位法（清零功能）
2．异步二进制减计数器
用D触发器如何实现？
1
J0 Q0
CP
CP0
K0 Q0
J1 Q1 CP1 K1 Q1
J2 Q2 CP2 K2 Q2
1
J0 Q0
CP
CP0
K0 Q0
J1 Q1 CP1 K1 Q1
*3．异步二进制可逆计数器
J2 Q2 CP2 K2 Q2
（2） 中规模异步计数器
二－五－十进制异步计数器（7490）
则CrLD=11：计数0100-0101-0110-0111-1000， 此时QC=0,则LD=0开始预置 1100，则LD=1计数，1101-1110-1111-0000，预置0100。由此判断为十进制。 六种无效状态代入判断是否有挂起。
第七章 常用时序逻辑功能器件解读
4、计数器容量的扩展 异步计数器一般没有专门的进位信号输出端，通常可以用 本级的高位输出信号驱动下一级计数器计数，即采用串行 进位方式来扩展容量。
Q0 Q1 Q2 Q3 CP1 CP CP0 S9A S9B R0A R0B CP1 Q0 Q1 Q2 Q3
74LS90(个位) N1 =10
74LS90(十位) N2 =10 S9A S9B R0A R0B
CP1 CP CP0
74LS90(个位) S9A S9B R0A R0B
CP1 CP0
74LS90(十位) S9A S9B R0A R0B
64进制计数器
SN=64
同步计数器有进位或借位输出端，可以选择合适的进位或借位 输出信号来驱动下一级计数器计数。同步计数器级联的方式有 两种，一种级间采用串行进位方式，即异步方式，这种方式是 将低位计数器的进位输出直接作为高位计数器的时钟脉冲，异 步方式的速度较慢。另一种级间采用并行进位方式，即同步方 式，这种方式一般是把各计数器的CP端连在一起接统一的时钟 脉冲，而低位计数器的进位输出送高位计数器的计数控制端。
74LS163
1
74LS163
D0～D3可随意处理
D0～D3必须都接0
例
用 74LS197 （ 4 位二进制，异步清零、置数）来构成一个十二进制计数 器。
（1）写出状态SN的二进制代码。 SN＝S12＝1100 （2）求归零逻辑。
n n CR CT / LD P N P12 , PN P Q 1 3 Q2
（3）画连线图。
Q 0 Q 1 Q2 Q 3 & CP1 CP CP0 D0 D1 D2 D3 (a) 用异步清零端 CR 归零 (b) 1 CT/LD CP CR CP1 CP0 D0 D1 D2 D3 用异步置数端 CT /LD 归零 Q 0 Q 1 Q2 Q 3 & CT/LD 1 CR
第7章常用时序逻辑功能器件
当控制信号X=0时，FF1～FF3中的各J、K端分别与低位各触发器
Q 的端相连，作减法计数。
实现了可逆计数器的功能。
Q3
FF3 Q 1J
C1 1K R
∧ ≥1 ∧ ≥1 ∧ ≥1 ∧
Q2
FF2
&
Q 1J
C1
&
1K
R
Q1
FF1
&
Q 1J
C1
&
1K
R
Q0
FF0
&
Q
1J
C1
&
1K
R
加/减 控制信号
X 1
&
1001
1000
0111
0110
0101
1
2
3
4
5
6
7
8
9
10
CP
Q0 0 1 0 1 Q1 0 0 1 1 Q2 0 0 0 0 Q3 0 0 0 0
0 1 0 1 0 10 0 0 1 1 0 00
11 00
1 1 0 00 0 0 1 10
（5）检查电路能否自启动
由于电路中有4个触发器，它们的状态组合共有16种。而在8421BCD码 计数器中只用了10种，称为有效状态。其余6种状态称为无效状态。
然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程:
Q0n1 J0 Q0n K0Q0n Q0n
Q n1 1
J1Q1n
K1Q1n
Q3nQ0n Q1n
Q0nQ1n
Q2n1 J2 Q2n K2Q2n Q1nQ0n Q2n Q1nQ0nQ2n
数字逻辑课件-第7章--常用时序逻辑功能器件
例：数字控制装置中常用的步进电动机有 A、B、C 三个绕 组。电动机运行时要求三个绕组以 AAB B BC C CA再回到A的顺序循环通电，试设计一个电路实现之。 设计步骤(分7步)如下： (1) 根据任务要求，确定计数器的模数和所需的触发器个数。
本任务所需计数器的模数为 6 ，所以触发器的个数为 3 。
3. 还可以用波形图显示状态转换表。
CP
Q0
Q1
Q2
Q0的输出的波形的频率是CP的1/2。 Q1的输出的波形的频率是CP的1/4。 Q2的输出的波形的频率是CP的1/8。
二分频 四分频 八分频
思考题：试设计一个四位二进制同步加法计数 器电路，并检验其正确性。
说明：
①计数器计数之前应清零。但初始数据可以人为地置入。
0010
2
0011
3
000
0100
4
001
1000
5
010
1001
6
011
100
1010
7
结论：上述连接方式形成
1011
8
5421 码。
1100
9
0000
0
B、 74LS90的应用
例1：构成BCD码六进制计 数器。
QD QC QB QA
R0(1)和R0(2)同时为 “1”， R 9(1) 和R 9(2)中至少有一个必须为“0”时， 它才进入“清零状态”；
第7章 常用时序逻辑功能器件
7.1 计数器 7.2 寄存器和移位寄存器
§7.1 计数器
一、 计数器的功能和分类
1、概念：计数器是一种用来对输入脉冲进行计数的时序逻
辑电路。
2、特点：
（1）时钟脉冲即为计数脉冲。
本任务所需计数器的模数为 6 ，所以触发器的个数为 3 。
3. 还可以用波形图显示状态转换表。
CP
Q0
Q1
Q2
Q0的输出的波形的频率是CP的1/2。 Q1的输出的波形的频率是CP的1/4。 Q2的输出的波形的频率是CP的1/8。
二分频 四分频 八分频
思考题：试设计一个四位二进制同步加法计数 器电路，并检验其正确性。
说明：
①计数器计数之前应清零。但初始数据可以人为地置入。
0010
2
0011
3
000
0100
4
001
1000
5
010
1001
6
011
100
1010
7
结论：上述连接方式形成
1011
8
5421 码。
1100
9
0000
0
B、 74LS90的应用
例1：构成BCD码六进制计 数器。
QD QC QB QA
R0(1)和R0(2)同时为 “1”， R 9(1) 和R 9(2)中至少有一个必须为“0”时， 它才进入“清零状态”；
第7章 常用时序逻辑功能器件
7.1 计数器 7.2 寄存器和移位寄存器
§7.1 计数器
一、 计数器的功能和分类
1、概念：计数器是一种用来对输入脉冲进行计数的时序逻
辑电路。
2、特点：
（1）时钟脉冲即为计数脉冲。
第7章 常用时序逻辑功能器件分析
9
第七章 常用时序逻辑功能器件
74x160 功 能 表
异步清零予置 使能 RD LD EP ET
L X XX H L XX H H LX H H XL H H HH
时钟 予置数据输入 输出 CP A B C D QA QB QC QD
X XXXX LLLL
AB C D AB C D
X
XXXX 保 持
X
XXXX 保 持
X X X X 计 数(M=10)
RCO ET QD QC QB QA
10
第七章 常用时序逻辑功能器件
74x161计数状态 1
1
CR CET
D0
D1 D2
D3 TC
1
CEP 74x161 ＞CP Q0 Q1 Q2 Q3
PE
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP
R
=
&
1
1
1
11
Q0
Q1
Q2
Q3 TTC
C
8
第七章 常用时序逻辑功能器件
74HC/HCT161,74161, 74LS161,74LVC161
74x161 功 能 表 表6.5.6
CR CET
D0
D1 D2
D3 TC
CEP 74x161 ＞CP Q0 Q1 Q2 Q3
PE
异步清零予置 使能 时钟 予置数据输入 输出
§7.1计数器 6.5.2
在数字电路中，能够记忆输入脉冲
个数的电路叫计数器。
计数器可实现对输入的CP脉冲进行计数。 也可用作定时(计时器)、分频、数字测量等。
第7章 常用时序逻辑功能器件
5
第七章 常用时序逻辑功能器件
*** 中规模集成计数器
学习应注意以下几点： （1）编码 自然二进制/8421十进制 （2）模数 5进制、10进制、16进制 （3）加、减、可逆 （4）清0、置数端 同步还是异步
6
第七章 常用时序逻辑功能器件
74x161(74LS161 ,74HCT161)： 4位二进制同步加法计数器 74x160： 8421十进制加法计数器（实验五） 74x290：异步二—五—十进制计数器 74x390：异步二—十进制计数器 主要任务： 读功能表掌握计数器使用方法 学会使用集成计数器构成任意进制计数器的方法
RCO ET Q D Q C Q B Q A
10
第七章 常用时序逻辑功能器件
74x161计数状态
1
CR D D D D 1 CET 0 1 2 3 TC 1 CEP 74x161 CP ＞ Q Q Q Q PE 0 1 2 3
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP 2）同步并行预置制数。
31
第七章 常用时序逻辑功能器件
基本寄存器 按照功能
Q0
FF0
Q1
FF1
移位寄存器 并行
串行
按照存、取 数据方式
D0
D1
应用： 存储代码、串/并行转换、数值计算、缓冲区
32
第七章 常用时序逻辑功能器件
一、 集成中规模双向移位寄存器74x194 P284 DSR：右移串行输入端 Q0 Q1 Q2 Q3 CP S1 S0 DSL：左移串行输入端 VCC DI3,2,1,0 ：并行输入端 Q3~ Q0：数据输出端 74x194 CP：时钟脉冲输入端 D GND 上升沿触发 CR DSRDI0DI1 DI2 DI3 SL CR CR ：清零端， =0时清零
第七章 常用时序逻辑功能器件
A B X X X X
数字电子
24
（3） 74LS290的功能
74LS290的特点：
包含1个1位二进制计数器
和1个异步五进制计数器
R0（1） = R0（2） =1，
R 9（1）• R9（2） =0，直接置0
从逻辑图看置9时两个 置0端中有一个必须为0
R9（1） = R9（2） =1， 直接置9
n n n n n Q3 1 D3 Q3 Q0 QnQ1 Q0 2
n Qn 1 D2 Qn Q1n Qn Q0 2 2 2
Q Q Q
n 2 n 1
n 0
n 1 n 0 n 3 n 1 n 0
Q
n1 1 n1 0
D1 Q Q Q Q Q
Q
D0 Q
n 0
L L X X
H X
X X L L
X H
L X L X
L H
X L X L
数字电子
X X
L H
L L
计 计 计 计
L L
数 数 数 数
L H
26
1.用集成计数器构成任意进制计数器
用现有的M进制集成计数器构成N进制集成计数器
（1） M>N
采用反馈清零法或反馈置数法跳过M-N个状态 ①反馈清零法
适用于具有清零输入端的集成计数器
数字电子
40
7.2.3
集成移位寄存器74194
A、B、C、D：并行输入端 S1、S0：控制输入端 DSL：左移输入端 DSR：右移输入端 RD：清零输入端 CP：时钟脉冲输入端 QA、 QB、 QC、 QD：输出端
数字电子
41
74194双向移位寄存器控制端的逻辑功能
第七章常用时序逻辑功能器件
图7.4.36 图7.4.35电路的状态转换图
7.5 时序逻辑电路中的竞争－冒险现象
•说明时序电路竞争－冒险现象的例子
•例题电路的状态转换图
•移位寄存器中的时钟偏移现象 • （a）电路图（b）时钟信号波形 •防止移位寄存器错移的方法 • （a）接入反相器作延迟环节（b）接入延迟 电容
图7.5.1 说明时序电路竞争－冒险现象的例子
7. 3.7
4位双向移位寄存器74LS194A的逻辑图
图7. 3.8 用两片74LS194A接成8位双向移位寄存器
图7. 3.9
例7.3.1的电路
图7. 3.10 例7.3.1电路的波形图
图7. 3.11 用T 触发器构成的同步二进制加法计数器
图7. 3.12 图7.3.11电路的状态转换图
图7. 3.13 例7.3.11电路的时序图
图7. 3.14
4位同步二进制计数器74161的逻辑图
7. 3.15 用T’ 触发器构成的同步十六进制加法计数器CC452
图7. 3.16 用T 触发器接成的同步二进制减法计数器
图7. 3.17 单时钟同步十六进制加/减计数器74LS191
图7. 3.18 同步十六进制加/减计数器74LS191的时序图
图7. 3.43
环形计数器电路
图7. 3.44 图7.3.43电路的状态转换图
图7. 3.45 能自启动的环形计数器电 路
图7. 3.46 图7.3.45电路的状态转换图
图7. 3.47 移位寄存器型计数器的一般结构形式
图7. 3.48 扭环型计数器电路
图7. 3.49 图7.3.48电路的状态转换图
7.3 若干常用的时序逻辑电路（三）
•单时钟同步十进制可逆计数器74LS190的逻辑图 •下降沿动作的异步二进制加法计数器 •例题电路的时序图 •下降沿动作的异步二进制减法计数器 •例题电路的时序图 •异步十进制加法计数器的典型电路 •例题电路的时序图 •二－五－十进制异步计数器74LS290的逻辑图 •获得任意进制计数器的两种方法： （a）置零法（b）置数法
常用时序逻辑功能器件
输出方程: Z=Q0Q1Q2Q3
2. 二进制同步计数器
同步二进制加法计数器 同步二进制减法计数器 同步二进制可逆计数器
7.1.2 非二进制计数器
同步十进制计数器
7.1.2 非二进制计数器
同步十进制计数器
激励方程：
J0=K0=1，J1 ? Q3nQ0n ， K1=Q0n，J2=K2=Q1nQ0n， J3=Q2nQ1nQ0n，K3=Q0n
2. 二进制同步计数器
功能表
同步4位二进制加法计数器 状状态态转图移方程：
Q0n?1 ? (Q0n )CP ? Q1n?1 ? (Q0 n Q1n ? Q0 nQ1n )CP ?
Q2n?1 ? (Q0 nQ1n Q2n ? Q0nQ1nQ2 n )CP ? Q3 n?1 ? (Q0 nQ1nQ2 n Q3 n ? Q0 n Q1n Q2 n Q3n )CP ?
作业： 7 。1 。10 7 。1 。13 7 。1 。14 7 。1 。17 7 。1 。18
7.2 寄存器和移位寄存器
7.2.1 寄存器 作用：存储代码或数据的逻辑部件。 组成：n 位寄存器用n 个触发器组成。
时钟脉冲CP ：存数指令或存数命令。
上升沿，触发器存入各自数据输入端 D 的数据；
低电平、高电平、下降沿，各触发器保持各自的数据不变。
第七章 常用时序 逻辑功能器件
引言 计数器：统计时钟脉冲的个数数器
计数脉冲触发方式
同步计数器 异步计数器
计数制方式
二进制计数器 非二进制计数器
计数过程中数 值的增减分类
加法计数器 减法计数器 可逆计数器
7.1.1 二进制计数器
1. 二进制异步计数器
1 ）二进制异步加计数器 时序图
2. 二进制同步计数器
同步二进制加法计数器 同步二进制减法计数器 同步二进制可逆计数器
7.1.2 非二进制计数器
同步十进制计数器
7.1.2 非二进制计数器
同步十进制计数器
激励方程：
J0=K0=1，J1 ? Q3nQ0n ， K1=Q0n，J2=K2=Q1nQ0n， J3=Q2nQ1nQ0n，K3=Q0n
2. 二进制同步计数器
功能表
同步4位二进制加法计数器 状状态态转图移方程：
Q0n?1 ? (Q0n )CP ? Q1n?1 ? (Q0 n Q1n ? Q0 nQ1n )CP ?
Q2n?1 ? (Q0 nQ1n Q2n ? Q0nQ1nQ2 n )CP ? Q3 n?1 ? (Q0 nQ1nQ2 n Q3 n ? Q0 n Q1n Q2 n Q3n )CP ?
作业： 7 。1 。10 7 。1 。13 7 。1 。14 7 。1 。17 7 。1 。18
7.2 寄存器和移位寄存器
7.2.1 寄存器 作用：存储代码或数据的逻辑部件。 组成：n 位寄存器用n 个触发器组成。
时钟脉冲CP ：存数指令或存数命令。
上升沿，触发器存入各自数据输入端 D 的数据；
低电平、高电平、下降沿，各触发器保持各自的数据不变。
第七章 常用时序 逻辑功能器件
引言 计数器：统计时钟脉冲的个数数器
计数脉冲触发方式
同步计数器 异步计数器
计数制方式
二进制计数器 非二进制计数器
计数过程中数 值的增减分类
加法计数器 减法计数器 可逆计数器
7.1.1 二进制计数器
1. 二进制异步计数器
1 ）二进制异步加计数器 时序图
第七章 常用时序逻辑功能器件
经过4个CP脉冲，各触发器的状态为Q3Q2Q1Q0=1101。
时序图
1 1 01 1 1 01 1 1 01 1 1 01
2. 双向移位寄存器
3. 集成移位寄存器74194
控制信号
S1
S0
0
0
0
1
1
0
1
1
完成的功能
保持 右移 左移 并行输入
作业： 7。2。1 7。2。2
实训 5 计 数 显 示 器
时钟脉冲CP ：存数指令或存数命令。
上升沿，触发器存入各自数据输入端D 的数据； 低电平、高电平、下降沿，各触发器保持各自的数据不变。
7.2.2 移位寄存器 ：具有移位功能的寄存器。
1. 移位寄存器的工作原理
所谓“移位”，就是将寄存器所存各位数据，在每 个移位脉冲的作用下，向左或向右移动一位。根据 移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种：
J0=K0=1，J1 Q3nQ0n ， K1=Q0n，J2=K2=Q1nQ0n， J3=Q2nQ1nQ0n，K3=Q0n
时序图
6个状态1010-1111： 禁用状态；
偏离状态。 状态转移图： 有自启动能力
偏离状态转移表：
作业：6。2。8 7。1。4 7。1。6
7.1.3 集成计数器
要求： . 掌握主要集成计数器的功能和使用 . 掌握用集成计数器实现任意进制计数器的方法 .更加熟练使用时序逻辑电路的分析工具：状态表 和状态转换图
异 步
异步
二进制计数器
EWB仿真
五进制计数器
用74290构成十进制计数器
cp
EWB仿真
CP脉冲引入方式 型号 74161
74191
第七章7常用时序逻辑功能器件
第七章7常用时序逻辑功能器件一、本章的教学目的与要求掌握计数器的概念、分类，掌握计数器的设计思想、电路结构、工作原理、逻辑功能；掌握查手册使用MSI 计数器的方法，掌握74LS290、74LS161、74LS160、74LS190、74LS194等的逻辑功能、应用，掌握N 进制计数器的组合；掌握寄存器及移位寄存器的基本概念、工作原理、工作波形；了解双向移位寄存器的逻辑功能，寄存器、移位寄存器的应用；掌握顺序脉冲发生器的工作原理、实现方法、注意问题；掌握同步时序电路的设计方法(用SSI 触发器，16进制以内)。
二、本章的重点与难点1、基本概念：计数器、模、分频器、寄存器、移位寄存器。
2、二进制计数器：充分理解加法计术、减法计数、可逆计数概念，掌握同步和异步计数结构、计数分析方法，波形图，计数和分频，了解常用中规模计数器的电路结构及应用。
3、二——十进制计数器：掌握常用二——十进制计数器的分析及波形图，同步计数器的设计，常用中规模计数器及应用，了解任意进制计数器、分频器的组合方法。
4、顺序脉冲发生器：了解顺序脉冲发生器原理。
理解寄存器的逻辑图及工作原理，单向、双向移位寄存器逻辑图，移位原理及波形图。
5、MSI 74LS290、74LS161的逻辑功能、应用（级联法、反馈归零） 三、基本教学内容：(一)、计数器能够记忆输入脉冲的个数，可用于脉冲信号的分频、定时和执行运算。
计数器按状态转换时刻可分为同步计数器和异步计数器。
计数器按进位制不同可分为二进制计数器和非二进制计数器。
若以n 表示二进制代码的位数，N 表示有效状态数，则二进制计数器中N=2n，非二进制计数器中N<2n.。
通常把N 称为计数长度。
计数器按计数器中数值增减情况不同又分为加法、减法和可逆计数器。
1．二进制计数器二进制计数器是指计数长度为2n 的计数器，n 是计数器电路中触发器的个数。
异步二进制加法计数器的电路如下图所示。
分析步骤如下：（1）写相关方程式：时钟方程：01021,,CP CP CP Q CP Q =↓=↓=↓驱动方程：001,1J K == 111,1J K == 221,1J K == （2）求各个触发器的状态方程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
& ≥1
1
FF0
1J
Q0
FF1 1J
C1
C1
1K CP
1K Q0
& ≥1
FF2
Q1
1J
C1
1K Q1
& ≥1 C/B
Q2
Q2
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
74LS161
VCC RCO QA Q B Q C QD ET LD T
16 15 14 13 12 11 10 9
Q3nQ2n
Q1nQ0n
00 01 11 10
00 0 0 × 0
01 0 0 × 1
11 0 0 × ×
10 0 0 × × C 的卡诺图
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
十进制同步减法计数器
排列顺序：
状 态 图
Q3nQ2nQ1nQ0n /B
0000←/0 0001←/00010←/0 0011/←0 0100
选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、 FF2表示。
时钟方程： CP0 CP1 CP2 CP
输出方程： B Q2nQ1nQ0n
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
FF0每输入一个时钟脉 冲翻转一次 FF1在Q0=0时，在下一个CP 触发沿到来时翻转。 FF2在Q0=Q1=0时，在下一个 CP触发沿到来时翻转。
J0 K0 1
J1 K1 Q0n J 2 K2 Q1nQ0n
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
电1 路 图
CP
FF0
FF1
1J
Q0
1J
C1
C1
1K
1K
Q0
FF2
Q1
& 1J
C1
& 1K Q1
& B
Q2
Q2
由于没有无效状态， 电路能自启动。
J0 K0 1
3. 用2片74LS161实现60进制、24进制的8421BCD码计数
00~59
00~23
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
4、计数器容量的扩展
异步计数器一般没有专门的进位信号输出端，通常可以用 本级的高位输出信号驱动下一级计数器计数，即采用串行 进位方式来扩展容量。
同步计数器 十进制计数器 减法计数器
计 数 器
异步计数器
脉冲输入方式
可逆计数器
N进制计数器
·
·
二进制计数器
·
十进制计数器
·
N进制计数器
· ·
进位体制
数字增减趋势
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
一、 二进制计数器
1、二进制同步计数器
3位二进制同步加法计数器
/1↓
↑/0
1001→1000→0111→0110→0101 /0 /0 /0 /0
Q3nQ2n
Q1nQ0n
00 01 11 10
00 1 0 × 0
01 0 0 × 0
11 0 0 × ×
10 0 0 × ×
B 的卡诺图
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
（1）写出状态SN-1的二进 制代码。 （2）求归零逻辑，即求同 步清零端或置数控制端信 号的逻辑表达式。 （3）画连线图。
（1）写出状态SN的二进制 代码。 （2）求归零逻辑，即求异 步清零端或置数控制端信 号的逻辑表达式。 （3）画连线图。
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
Chapt7 常用时序逻辑功能器件
Chapt7 常用时序逻辑功能器件
教 学 内
1.熟悉计数器的不同分类 和具体实现电路；
1.熟悉不同寄存器的工作 原理；
容 2.熟悉集成计数器的功能， 与 掌握其应用电路的分析和
要 设计。－74161 求
7.1 计数器
2.熟悉74194的功能，掌握 其基本应用电路。
7.2 寄存器
排列顺序：
状 态
Q2nQ1nQ0n /C
图
000→/0 001/→0 010→/0 011
/1↑
↓/0
111←110←101←100 /0 /0 /0
选用3个CP下降沿触发的JK触发器，分别 用FF0、FF1、FF2表示。
时钟方程：
CP0 CP1 CP2 CP
输出方程：
C Q2nQ1nQ0n
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
二、 十进制计数器
1、十进制同步计数器
十进制同步 加法计数器
状 排列顺序：
态 图
Q3nQ2nQ1nQ0n /C
/0 /0 /0 /0 0000→0001→0010→0011→0100
/1↑
↓/0
1001←1000←0111←0110←0101 /0 /0 /0 /0
8421 码十进制计数
0 浙×江万0里学院×电信Q学1 院 ↓钱裕禄 0405-52421 码十进制计数
Chapt7 常用时序逻辑功能器件
三、 N进制计数器
利用集成计数器的清零端和置数端实现归零，从而构成按自然 态序进行计数的N进制计数器的方法。
1、用同步清零端或置数 端归零构成N进置计数器
2、用异步清零端或置数 端归零构成N进置计数器
1 0000
???
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
用74LS161实现60进制计数
00
…
59
&
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
1 CTT
CR
1 CTP 74LS161 (1) CO
CP D 0 D 1 D 2 D 3 LD
CP
1
Q4 Q5 Q6 Q7
CP
1
1
同步级联
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
&
Q0 Q1 Q2 Q3
Q0 Q1 Q2 Q3
1 CTT
CR
1 CTP 74LS161 (1) CO
CP D 0 D 1 D 2 D 3 LD
Q4 Q5 Q6 Q7
Q0 Q1 Q2 Q3
CT T
CR
CTP 74LS161 (2) CO
用74LS161来构成一个十二进制计数器。
用异步清零端CR 归零 用同步置数端LD 归零
SN＝S12＝1100
SN-1＝S11＝1011
CR Q3nQ2n
Q0 Q1 Q2 Q3
LD Q3nQ1nQ0n
Q0 Q1 Q2 Q3
&
&
1
1
CTT CTP
74LS161
CO 1
LD
CTT CTP
CO 74LS161
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
FF0每输入一个时钟脉 冲翻转一次 FF1在Q0=1时，在下一个CP 触发沿到来时翻转。 FF2在Q0=Q1=1时，在下一个 CP触发沿到来时翻转。
J0 K0 1
J1 K1 Q0n J 2 K2 Q1nQ0n
浙江万里学院电信学院 钱裕禄 0405-2
Q0 Q1 Q2 Q3
1 CTT
CR 1
1 CTP 74LS161 (2) CO
CP D 0 D 1 D 2 D 3 LD
1
也可以考虑用同步级联，但是CO端都没有输出
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
用1片74LS161实现模M=9的计数器 1) 用清零法实现 2) 用置数法实现，状态为
基本功能是统计时钟 脉冲的个数，即实现 计数操作，也可用于 分频、定时、产生节 拍脉冲等。
基本功能是存储或传 输用二进制数码表示 的数据或信息，即完 成代码的寄存、移位、 传输操作。
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
7.1 计数器
加法计数器
二进制计数器 减法计数器 可逆计数器 加法计数器
LD
CP
CR
CP
1 CR
D0 D1 D2 D3 (a) 用异步清零端 CR 归零
D0 D1 D2 D3 (b) 用同步置数端 LD 归零
D0～D3可随意处理
D0～D3必须都接0
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
M>16的任意进制计数器的设计（2片74LS161级联） M=（147）10=（10010011）2
J0 K0 1
J1
K1
U
/
D
Q0n
U
/
D
Q0n
J2 K2 U / D Q1nQ0n U / D Q1nQ0n
输出方程
C / B U / D Q0nQ1nQ2n U / D Q0nQ1nQ2n
浙江万里学院电信学院 钱裕禄 0405-2
Chapt7 常用时序逻辑功能器件
电路图
1 U/D
集
CP0 NC
成
Q0 Q3 GND
Q1 Q2
Q0 Q3 Q1 Q2
十
14 13 12 11 10 9 8