基于FPGA的QPSK调制解调电路设计与实现_杨大柱
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本文 作 者创 新 观 点： 文 中 基 于 ＦＰＧＡ 方 式 实 现 了 ＱＰＳＫ 数 字调制解调电路的设计， 它比传统的模拟调制方式有着显著的 优越性， 通信链路中的任何不足均可以借助于软件根除， 不仅 可以实现信息加密， 而且还可以通过相应的误差校准技术， 使 接收到数据准确性更高。此外， 本文采用了相位选择法进行 ＱＰＳＫ 解 调 设 计 ， 与 常 用 的 调 相 解 调 法 相 比 ， 设 计 更 简 单 ， 更 适 合于 ＦＰＧＡ 实现， 系统的可靠性也更高。 参考文献： ［１］段 吉 海 ， 胡 媛 媛．基 于 ＶＨＤＬ 的 ＭＳＫ 调 制 解 调 器 的 建 模 与 设 计［Ｊ］微计算机信息， ２００６，７－ ２：２０５－ ２０７ ［２］叶淦华．ＦＰＧＡ 嵌入式应用系统开发典型实例［Ｍ］．北京：中国电 力出版社， ２００５ 作 者 简 介： 杨 大 柱，男 ， １９７３ 年 出 生 ， 汉 族，毕 业 于 南 开 大 学 电 子 系，硕士学位， 现从事电子学与计算机应用方面的研究。 Ｂｉｏｇｒ ａｐｈｙ：Ｙａｎｇ ｄａｚｈｕ， ｍａｌｅ， ｂｏｒｎ ｉｎ １９７３，Ｈａｎ，Ｍａｓｔｅｒ， ｇｒａｄｕａｔ－ ｅｄ ｆｒｏｍ Ｎａｎｋａｉ Ｕｎｉｖｅｒｓｉｔｙ． Ｎｏｗ ｅｎｇａｇｅｄ ｉｎ ｅｌｅｃｔｒｉｃａｌ ａｎｄ ｃｏｍ－ ｐｕｔｅｒ ａｐｐｌｉｃａｔｉｏｎ． （２３３０１１ 蚌埠中国人民解放军汽车管理学院）杨大柱 （Ｄｅｐｔ． ｏｆ Ｔｅｃｈｎｉｑｕｅ Ｅｑｕｉｐｍｅｎｔ，Ａｕｔｏｍｏｂｉｌｅ Ｍａｎａｇｅｍｅｎｔ Ｉｎ－ ｓｔｉｔｕｔｅ ｏｆ ＰＬＡ ，Ｂｅｎｇｂｕ ２３３０１１，Ｃｈｉｎａ） Ｙａｎｇ Ｄａｚｈｕ 通讯地址：（２３３０１１ 蚌埠 解 放军 汽 车 管理 学 院 电工 电 子 教研 室） 杨大柱
ｍｏｄｕｌａｔｉｏｎ， ｔｈｅ ｃｉｒｃｕｉｔ ａｒｅ ａｌｓｏ ｂｅ ｒｅａｌｉｚｅｄ ｂａｓｅｄ ｏｎ ＦＰＧＡ． Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｕｎｄｅｒ ＭＡＸ＋ＰＬＵＳＩＩ ｅｎｖｉｒｏｎｍｅｎｔ ｐｒｏｖｉｄｅｓ ｔｈｅ ｃｏｒ－
ｒｅｃｔｉｏｎ ｏｆ ｔｈｅ ｄｅｓｉｇｎ．
技
Ｋｅｙ ｗｏｒ ｄｓ：ＱＰＳＫ，ＦＰＧＡ，ｍｏｄｕｌａｔｉｏｎ，ｄｅｍｏｄｕｌａｔｉｏｎ
术
数字调制信号又称为键控信号， 调制过程可用键控的方法 由 基 带 信 号 对 载 频 信 号 的 振 幅 、频 率 及 相 位 进 行 调 制 ， 最 基 本
创
的 方 法 有 ３ 种：正 交 幅 度 调 制（ＱＡＭ）、频 移 键 控（ＦＳＫ）、相 移 键 控 （ＰＳＫ）．根 据 所 处理 的 基 带信 号 的 进制 不 同 分为 二 进 制和 多 进 制
时， 送入加法器的数据“０１０”
ｅｎｄ ｉｆ；
ｅｌｓｉｆ ｑ＝６ ｔｈｅｎ ｑ＜＝７；
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝ｘｘ＋＂０１１＂； － － 调制信号 ｘ 为低电平
时， 送入加法器的数据“０１１”
ｅｎｄ ｉｆ；
ｅｌｓｅ ｑ＜＝ｑ＋１；
ｅｎｄ ｉｆ；
ｅｎｄ ｉｆ；
ｅｎｄ ｐｒｏｃｅｓｓ；
ｐｒｏｃｅｓｓ（ｙｙ） － － 此进程根据 ｙｙ 寄存器里的数据进行译码
您的论文得到两院院士关注 文章编号：１００８－ ０５７０（２００７）０３－ ２－ ０２１９－ ０３
Ｐ ＬＤ ＣＰ ＬＤ ＦＰ ＧＡ 应 用
基于 ＦＰＧＡ 的 ＱＰＳ Ｋ 调制解调电路设计与实现
Ｄｅ ｓ ｉｇ ｎ ａ ｎ ｄ Ｒｅ ａ ｌｉｚａ ｔｉｏ ｎ ｏ ｆ ＱＰＳ Ｋ Ｍｏ ｄ ｕ ｌａ ｔｉｏ ｎ ａ ｎ ｄ Ｄｅ ｍ ｏ ｄ ｕ ｌａ ｔｉｏ ｎ Ｃｉｒｃｕ ｉｔ Ｂａ ｓ ｅ ｄ ｏ ｎ ＦＰＧＡ
ｂｅｇｉｎ
ｉｆ ｃｌｋ＝＇ １＇ ａｎｄ ｃｌｋ＇ ｅｖｅｎｔ ｔｈｅｎ
ｉｆ ｙｙ＝＂１０１＂ ｔｈｅｎ ｙｙｙ＜＝＂００＂；
－ － ｙｙ 寄存器“１０１”对应基
带 码 “００”
ｅｌｓｉｆ ｙｙ＝＂０１１＂ ｔｈｅｎ ｙｙｙ＜＝＂０１＂； － － ｙｙ 寄 存 器 “０１１”对 应
基 带 码 “０１”
（收 稿 日 期：２００６．１２．１７）（修 稿 日 期：２００７．１．１５）
图 ６ 解调程序仿真结果
４ 结束语
多进制数字调制技术与 ＦＰＧＡ 的结合使得通信系统的性能 得到了迅速的提高。本文基于 ＦＰＧＡ 实现了 ＱＰＳＫ 调 制 解调 电 路， 该设计对其它类型的调制解调电路也有一定的参考作用。
ｅｌｓｉｆ ｙｙ＝＂０１０＂ ｔｈｅｎ ｙｙｙ＜＝＂１０＂； － － ｙｙ 寄 存 器 “０１０”对 应
基 带 码 “１０”
ｅｌｓｉｆ ｙｙ＝＂１００＂ ｔｈｅｎ ｙｙｙ＜＝＂１１＂； － － ｙｙ 寄 存 器 “１００”对 应
基 带 码 “１１”
－ ２２０ － ３６０元 ／ 年 邮局订阅号： ８２－９４６
１ ＱＰＳＫ 简介
ＱＰＳＫ 信号有 ００、０１、１０、１１ 四种状态。所以， 对输入的二进 制序列， 首先必须分组， 每两位码元一组。然后根据组合情况， 用载波的四种相位表 征 它 们。ＱＰＳＫ 信 号 实 际上 是 两 路正 交 双 边带信号， 可由图 １ 所示方法产生。
ＱＰＳＫ 信 号 是 两 个 正 交 的 ２ＰＳＫ 信 号 的 合 成 ， 所 以 可 仿 照 ２ＰＳＫ 信 号的 相 平 解调 法 ， 用 两 个 正 交 的 相 干 载 波 分 别 检 测 Ａ 和 Ｂ 两个分量， 然后还原成串行二进制数字信号， 即可完成 ＱＰＳＫ 信号的解调， 解调过程如图 ２ 所示。
ｅｌｓｉｆ ｑ＝６ ｔｈｅｎ ｑ＜＝７；ｆ（２）＜＝＇ １＇ ； ｆ（０）＜＝＇ ０＇ ；
ｅｌｓｅ ｑ＜＝ｑ＋１；
技
ｅｎｄ ｉｆ；
ｅｎｄ ｉｆ；
术
ｅｎｄ ｐｒｏｃｅｓｓ；
创
ｙ＜＝ｆ（０） ｗｈｅｎ ｙｙ＝＂１１＂ ｅｌｓｅ ｆ（１） ｗｈｅｎ ｙｙ＝＂１０＂ ｅｌｓｅ
新
ｆ（２） ｗｈｅｎ ｙｙ＝＂０１＂ ｅｌｓｅ ｆ（３）； － － 根据 ｙｙ 寄存器数据， 输出对应的载波
ｓｉｇｎａｌ ｆ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（３ ｄｏｗｎｔｏ ０）； － － 载波 ｆ
ｂｅｇｉｎ
ｐｒｏｃｅｓｓ（ｃｌｋ）
－ － 通过对 ｃｌｋ 分频， 得到 ４ 种相位；并 完成
基带信号的串并转换
ｂｅｇｉｎ
ｉｆ ｃｌｋ＇ ｅｖｅｎｔ ａｎｄ ｃｌｋ＝＇ １＇ ｔｈｅｎ
ｉｆ ｓｔａｒｔ＝＇ ０＇ ｔｈｅｎ ｑ＜＝０；
《现场总线技术应用 ２００ 例》
您的论文得到两院院士关注
ｅｌｓｅ ｙｙｙ＜＝＂００＂； ｅｎｄ ｉｆ； ｅｎｄ ｉｆ； ｅｎｄ ｐｒｏｃｅｓｓ； ｅｎｄ ｂｅｈａｖ； ＭＡＸ＋ＰＬＵＳＩＩ 环境下的仿真结果如图 ６ 所示。
Ｐ ＬＤ ＣＰ ＬＤ ＦＰ ＧＡ 应 用
ｍａｉｌ： ｌｙｊｓｍｔ＠１６３．ｃｏｍ；万频（１９６３－ ），男，广东 工 业 大学 副 教 授，研 究 方向： 计算机测控与网络技术、信息集成。 Ｂｉｏｇｒ ａｐｈｙ：Ｌｉｕ Ｙｏｎｇｊｕｎ（１９８１－ ），ｍａｌｅ，ｍａｓｔｅｒ．Ｒｅｓｅａｒｃｈ ｏｒｉｅｎｔａｔｉｏｎ： ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ ｃｏｎｔｒｏｌ ｏｆ ｃｏｍｐｕｔｅｒ ａｎｄ ｎｅｔｗｏｒｋ ｏｆ ｔｅｃｈｎｏｌｏｇｙ． （５１００９０ 广东工业大学自动化学院）刘永军 万 频 谢 云 通 讯 地 址：（５１００９０ 广 州 市 东 风 东 路 ７２９ 号 自 动 化 学 院 １＃４０４） 刘永军
串转换即可得到解调后的基带信号， 调制框图如图 ５ 所示。
３．２ 解调电路 ＶＨＤＬ 程序及仿真结果
ｅｎｔｉｔｙ ｄｅｍｏｄｕｌａｔｉｏｎ ｉｓ
ｐｏｒｔ（ｃｌｋ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 系统时钟
ｓｔａｒｔ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 同步信号
ｘ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 调制信号
邮局订阅号： ８２－９４６ ３６０ 元 ／ 年 － ２１９ －
Ｐ ＬＤ ＣＰ ＬＤ ＦＰ ＧＡ 应 用
中 文 核 心 期 刊 《 微 计 算 机 信 息 》（ 嵌 入 式 与 Ｓ ＯＣ ）２００７ 年 第 ２３ 卷 第 ３－２ 期
ｘ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 基带信号
ｙ ：ｏｕｔ ｓｔｄ＿ｌｏｇｉｃ）；
ｅｎｄ ｉｆ；
பைடு நூலகம்
ｅｌｓｉｆ ｑ＝２ ｔｈｅｎ ｑ＜＝３；
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝ｘｘ＋＂００１＂； － － 调制信号 ｘ 为低电平
时， 送入加法器的数据“００１”
ｅｎｄ ｉｆ；
ｅｌｓｉｆ ｑ＝４ ｔｈｅｎ ｑ＜＝５； ｙ＜＝ｙｙｙ（１）；
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝ｘｘ＋＂０１０＂； － － 调 制 信 号 ｘ 为 低 电 平
新
调 制（Ｍ 进 制）．多 进 制 数字 调 制 与二 进 制 相 比 ， 其 频 谱 利 用 率 更
高．其 中 ＱＰＳＫ（即 ４ＰＳＫ）是 ＭＰＳＫ（多 进 制 相 移 键 控）中 应 用 最 广
泛的一种调制方式。本文研究了基于 ＦＰＧＡ 的 ＱＰＳＫ 调 制 解调
电路的实现方法， 并给出了 ＭＡＸ＋ＰＬＵＳＩＩ 环境下的仿真结果。
ｅｌｓｉｆ ｑ＝０ ｔｈｅｎ ｑ＜＝１；ｆ（３）＜＝＇ １＇ ； ｆ（１）＜＝＇ ０＇ ； ｘｘ（１）＜＝ｘ；ｙｙ＜＝ｘｘ；
ｅｌｓｉｆ ｑ＝２ ｔｈｅｎ ｑ＜＝３；ｆ（２）＜＝＇ ０＇ ； ｆ（０）＜＝＇ １＇ ；
ｅｌｓｉｆ ｑ＝４ ｔｈｅｎ ｑ＜＝５；ｆ（３）＜＝＇ ０＇ ； ｆ（１）＜＝＇ １＇ ； ｘｘ（０）＜＝ｘ；
ｙ ：ｏｕｔ ｓｔｄ＿ｌｏｇｉｃ）；
－ － 基带信号
ｅｎｄ ｄｅｍｏｄｕｌａｔｉｏｎ；
ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖ ｏｆ ｄｅｍｏｄｕｌａｔｉｏｎ ｉｓ
ｓｉｇｎａｌ ｑ：ｉｎｔｅｇｅｒ ｒａｎｇｅ ０ ｔｏ ７；
－ － 计数器
ｓｉｇｎａｌ ｘｘ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（２ ｄｏｗｎｔｏ ０）； － － 加法器
ｅｎｄ ｂｅｈａｖ；
ＭＡＸ＋ＰＬＵＳＩＩ 环境下的仿真结果如图 ４ 所示。
图 ４ 调制程序仿真结果
３ ＱＰＳＫ 解 调 电 路 的 ＦＰＧＡ 实 现 及 仿真
３．１ ＱＰＳＫ 解调电路方框图
图 ５ ＱＰＳＫ 解调电路方框图 当调制为低电平时， 译码器 １ 根据记数器输出值， 送入加 法器相应的数据。加法器把运算结果送到寄存器， 译码器 ２ 根 据寄存器数据通过译码， 输出两位并行信号，该信号再通过并／
图 ２ ＱＰＳＫ 信号解调原理图
２ ＱＰＳＫ 调 制 电 路 的 ＦＰＧＡ 实 现 及 仿真
２．１ 基于 ＦＰＧＡ 的 ＱＰＳＫ 调制电路方框图 基带信号通过串／并转换器得到 ２ 位并行信号， ， 四选一开 关根据该数据， 选择载波对应的相位进行输出， 即得到调制信 号， 调制框图如图 ３ 所示。
∑
杨大柱：硕士
图 １ ＱＰＳＫ 信号调制原理图
《Ｐ ＬＣ 技术应用 ２００ 例》
图 ３ ＱＰＳＫ 调制电路方框图
２．２ 调制电路 ＶＨＤＬ 程序及仿真结果
ｅｎｔｉｔｙ ｍｏｄｕｌａｔｉｏｎ ｉｓ
ｐｏｒｔ（ｃｌｋ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 系统时钟
ｓｔａｒｔ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 开始调制信号
－ － 调制信号
ｅｎｄ ｍｏｄｕｌａｔｉｏｎ；
ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖ ｏｆ ｍｏｄｕｌａｔｉｏｎ ｉｓ
ｓｉｇｎａｌ ｑ：ｉｎｔｅｇｅｒ ｒａｎｇｅ ０ ｔｏ ７；
－ － 计数器
ｓｉｇｎａｌ ｘｘ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ ｄｏｗｎｔｏ ０）； － － 中间寄存器
ｓｉｇｎａｌ ｙｙ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ ｄｏｗｎｔｏ ０）； － － ２ 位并行码寄存器
Ａｂｓｔｒ ａｃｔ：Ｔｅｃｈｎｏｌｏｇｙ ｏｆ ｄｉｇｉｔａｌ ｍｏｄｕｌａｔｉｏｎ ａｎｄ ｄｅｍｏｄｕｌａｔｉｏｎ ｐｌａｙｓ ａ ｉｍｐｏｒｔａｎｔ ｒｏｌｅ ｉｎ ｄｉｇｉｔａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ， ｔｈｅ ｃｏｍｂｉｎａｔｉｏｎ
ｏｆ ｄｉｇｉｔａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ＦＰＧＡ ｉｓ ａ ｃｅｒｔａｉｎｌｙ ｔｒｅｎｄ ．Ｔｈｅ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｐｒｉｎｃｉｐｌｅ ｏｆ ＱＰＳＫ ｍｏｄｕｌａｔｉｏｎ ａｎｄ ｄｅ－
ｉｆ ｓｔａｒｔ＝＇ ０＇ ｔｈｅｎ ｑ＜＝０；
ｅｌｓｉｆ ｑ＝０ ｔｈｅｎ ｑ＜＝１；ｙｙ＜＝ｘｘ； ｙ＜＝ｙｙｙ（０）；
－－ 把加法计
数器的数据送入 ｙｙ 寄存器
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝＂００１＂；
－ － 调制信号 ｘ 为低电平
时， 送入加法器的数据“００１”
ｅｌｓｅ ｘｘ＜＝＂０００＂；
ｓｉｇｎａｌ ｙｙｙ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ ｄｏｗｎｔｏ ０）； － － ２ 位并 行 基 代 信
号寄存器
ｓｉｇｎａｌ ｙｙ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（２ ｄｏｗｎｔｏ ０）； － － 寄存 ｘｘ 数据
ｂｅｇｉｎ
ｐｒｏｃｅｓｓ（ｃｌｋ）
ｂｅｇｉｎ
ｉｆ ｃｌｋ＇ ｅｖｅｎｔ ａｎｄ ｃｌｋ＝＇ １＇ ｔｈｅｎ
（蚌埠中国人民解放军汽车管理学院）杨 大 柱
ＹＡＮＧ ＤＡＺＨＵ
摘要： 数 字 调 制 解 调 技 术 在 数 字 通 信 中 占 有 非 常 重 要 的 地 位 ， 数 字 通 信 技 术 与 ＦＰＧＡ 的 结 合 是 现 代 通 信 系 统 发 展 的 一 个 必 然 趋 势 。文 中 介 绍 了 ＱＰＳＫ 调 制 解 调 的 原 理 ， 并 基 于 ＦＰＧＡ 实 现 了 ＱＰＳＫ 调 制 解 调 电 路 。ＭＡＸ＋ＰＬＵＳＩＩ 环 境 下 的 仿 真 结 果 表 明 了该设计的正确性。 关 键 词 ： Ｑ Ｐ ＳＫ ； Ｆ Ｐ Ｇ Ａ； 调 制 ； 解 调 中图分类号：ＴＮ９１９ 文献标识码：Ａ
ｍｏｄｕｌａｔｉｏｎ， ｔｈｅ ｃｉｒｃｕｉｔ ａｒｅ ａｌｓｏ ｂｅ ｒｅａｌｉｚｅｄ ｂａｓｅｄ ｏｎ ＦＰＧＡ． Ｔｈｅ ｓｉｍｕｌａｔｉｏｎ ｒｅｓｕｌｔ ｕｎｄｅｒ ＭＡＸ＋ＰＬＵＳＩＩ ｅｎｖｉｒｏｎｍｅｎｔ ｐｒｏｖｉｄｅｓ ｔｈｅ ｃｏｒ－
ｒｅｃｔｉｏｎ ｏｆ ｔｈｅ ｄｅｓｉｇｎ．
技
Ｋｅｙ ｗｏｒ ｄｓ：ＱＰＳＫ，ＦＰＧＡ，ｍｏｄｕｌａｔｉｏｎ，ｄｅｍｏｄｕｌａｔｉｏｎ
术
数字调制信号又称为键控信号， 调制过程可用键控的方法 由 基 带 信 号 对 载 频 信 号 的 振 幅 、频 率 及 相 位 进 行 调 制 ， 最 基 本
创
的 方 法 有 ３ 种：正 交 幅 度 调 制（ＱＡＭ）、频 移 键 控（ＦＳＫ）、相 移 键 控 （ＰＳＫ）．根 据 所 处理 的 基 带信 号 的 进制 不 同 分为 二 进 制和 多 进 制
时， 送入加法器的数据“０１０”
ｅｎｄ ｉｆ；
ｅｌｓｉｆ ｑ＝６ ｔｈｅｎ ｑ＜＝７；
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝ｘｘ＋＂０１１＂； － － 调制信号 ｘ 为低电平
时， 送入加法器的数据“０１１”
ｅｎｄ ｉｆ；
ｅｌｓｅ ｑ＜＝ｑ＋１；
ｅｎｄ ｉｆ；
ｅｎｄ ｉｆ；
ｅｎｄ ｐｒｏｃｅｓｓ；
ｐｒｏｃｅｓｓ（ｙｙ） － － 此进程根据 ｙｙ 寄存器里的数据进行译码
您的论文得到两院院士关注 文章编号：１００８－ ０５７０（２００７）０３－ ２－ ０２１９－ ０３
Ｐ ＬＤ ＣＰ ＬＤ ＦＰ ＧＡ 应 用
基于 ＦＰＧＡ 的 ＱＰＳ Ｋ 调制解调电路设计与实现
Ｄｅ ｓ ｉｇ ｎ ａ ｎ ｄ Ｒｅ ａ ｌｉｚａ ｔｉｏ ｎ ｏ ｆ ＱＰＳ Ｋ Ｍｏ ｄ ｕ ｌａ ｔｉｏ ｎ ａ ｎ ｄ Ｄｅ ｍ ｏ ｄ ｕ ｌａ ｔｉｏ ｎ Ｃｉｒｃｕ ｉｔ Ｂａ ｓ ｅ ｄ ｏ ｎ ＦＰＧＡ
ｂｅｇｉｎ
ｉｆ ｃｌｋ＝＇ １＇ ａｎｄ ｃｌｋ＇ ｅｖｅｎｔ ｔｈｅｎ
ｉｆ ｙｙ＝＂１０１＂ ｔｈｅｎ ｙｙｙ＜＝＂００＂；
－ － ｙｙ 寄存器“１０１”对应基
带 码 “００”
ｅｌｓｉｆ ｙｙ＝＂０１１＂ ｔｈｅｎ ｙｙｙ＜＝＂０１＂； － － ｙｙ 寄 存 器 “０１１”对 应
基 带 码 “０１”
（收 稿 日 期：２００６．１２．１７）（修 稿 日 期：２００７．１．１５）
图 ６ 解调程序仿真结果
４ 结束语
多进制数字调制技术与 ＦＰＧＡ 的结合使得通信系统的性能 得到了迅速的提高。本文基于 ＦＰＧＡ 实现了 ＱＰＳＫ 调 制 解调 电 路， 该设计对其它类型的调制解调电路也有一定的参考作用。
ｅｌｓｉｆ ｙｙ＝＂０１０＂ ｔｈｅｎ ｙｙｙ＜＝＂１０＂； － － ｙｙ 寄 存 器 “０１０”对 应
基 带 码 “１０”
ｅｌｓｉｆ ｙｙ＝＂１００＂ ｔｈｅｎ ｙｙｙ＜＝＂１１＂； － － ｙｙ 寄 存 器 “１００”对 应
基 带 码 “１１”
－ ２２０ － ３６０元 ／ 年 邮局订阅号： ８２－９４６
１ ＱＰＳＫ 简介
ＱＰＳＫ 信号有 ００、０１、１０、１１ 四种状态。所以， 对输入的二进 制序列， 首先必须分组， 每两位码元一组。然后根据组合情况， 用载波的四种相位表 征 它 们。ＱＰＳＫ 信 号 实 际上 是 两 路正 交 双 边带信号， 可由图 １ 所示方法产生。
ＱＰＳＫ 信 号 是 两 个 正 交 的 ２ＰＳＫ 信 号 的 合 成 ， 所 以 可 仿 照 ２ＰＳＫ 信 号的 相 平 解调 法 ， 用 两 个 正 交 的 相 干 载 波 分 别 检 测 Ａ 和 Ｂ 两个分量， 然后还原成串行二进制数字信号， 即可完成 ＱＰＳＫ 信号的解调， 解调过程如图 ２ 所示。
ｅｌｓｉｆ ｑ＝６ ｔｈｅｎ ｑ＜＝７；ｆ（２）＜＝＇ １＇ ； ｆ（０）＜＝＇ ０＇ ；
ｅｌｓｅ ｑ＜＝ｑ＋１；
技
ｅｎｄ ｉｆ；
ｅｎｄ ｉｆ；
术
ｅｎｄ ｐｒｏｃｅｓｓ；
创
ｙ＜＝ｆ（０） ｗｈｅｎ ｙｙ＝＂１１＂ ｅｌｓｅ ｆ（１） ｗｈｅｎ ｙｙ＝＂１０＂ ｅｌｓｅ
新
ｆ（２） ｗｈｅｎ ｙｙ＝＂０１＂ ｅｌｓｅ ｆ（３）； － － 根据 ｙｙ 寄存器数据， 输出对应的载波
ｓｉｇｎａｌ ｆ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（３ ｄｏｗｎｔｏ ０）； － － 载波 ｆ
ｂｅｇｉｎ
ｐｒｏｃｅｓｓ（ｃｌｋ）
－ － 通过对 ｃｌｋ 分频， 得到 ４ 种相位；并 完成
基带信号的串并转换
ｂｅｇｉｎ
ｉｆ ｃｌｋ＇ ｅｖｅｎｔ ａｎｄ ｃｌｋ＝＇ １＇ ｔｈｅｎ
ｉｆ ｓｔａｒｔ＝＇ ０＇ ｔｈｅｎ ｑ＜＝０；
《现场总线技术应用 ２００ 例》
您的论文得到两院院士关注
ｅｌｓｅ ｙｙｙ＜＝＂００＂； ｅｎｄ ｉｆ； ｅｎｄ ｉｆ； ｅｎｄ ｐｒｏｃｅｓｓ； ｅｎｄ ｂｅｈａｖ； ＭＡＸ＋ＰＬＵＳＩＩ 环境下的仿真结果如图 ６ 所示。
Ｐ ＬＤ ＣＰ ＬＤ ＦＰ ＧＡ 应 用
ｍａｉｌ： ｌｙｊｓｍｔ＠１６３．ｃｏｍ；万频（１９６３－ ），男，广东 工 业 大学 副 教 授，研 究 方向： 计算机测控与网络技术、信息集成。 Ｂｉｏｇｒ ａｐｈｙ：Ｌｉｕ Ｙｏｎｇｊｕｎ（１９８１－ ），ｍａｌｅ，ｍａｓｔｅｒ．Ｒｅｓｅａｒｃｈ ｏｒｉｅｎｔａｔｉｏｎ： ｍｅａｓｕｒｅｍｅｎｔ ａｎｄ ｃｏｎｔｒｏｌ ｏｆ ｃｏｍｐｕｔｅｒ ａｎｄ ｎｅｔｗｏｒｋ ｏｆ ｔｅｃｈｎｏｌｏｇｙ． （５１００９０ 广东工业大学自动化学院）刘永军 万 频 谢 云 通 讯 地 址：（５１００９０ 广 州 市 东 风 东 路 ７２９ 号 自 动 化 学 院 １＃４０４） 刘永军
串转换即可得到解调后的基带信号， 调制框图如图 ５ 所示。
３．２ 解调电路 ＶＨＤＬ 程序及仿真结果
ｅｎｔｉｔｙ ｄｅｍｏｄｕｌａｔｉｏｎ ｉｓ
ｐｏｒｔ（ｃｌｋ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 系统时钟
ｓｔａｒｔ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 同步信号
ｘ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 调制信号
邮局订阅号： ８２－９４６ ３６０ 元 ／ 年 － ２１９ －
Ｐ ＬＤ ＣＰ ＬＤ ＦＰ ＧＡ 应 用
中 文 核 心 期 刊 《 微 计 算 机 信 息 》（ 嵌 入 式 与 Ｓ ＯＣ ）２００７ 年 第 ２３ 卷 第 ３－２ 期
ｘ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 基带信号
ｙ ：ｏｕｔ ｓｔｄ＿ｌｏｇｉｃ）；
ｅｎｄ ｉｆ；
பைடு நூலகம்
ｅｌｓｉｆ ｑ＝２ ｔｈｅｎ ｑ＜＝３；
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝ｘｘ＋＂００１＂； － － 调制信号 ｘ 为低电平
时， 送入加法器的数据“００１”
ｅｎｄ ｉｆ；
ｅｌｓｉｆ ｑ＝４ ｔｈｅｎ ｑ＜＝５； ｙ＜＝ｙｙｙ（１）；
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝ｘｘ＋＂０１０＂； － － 调 制 信 号 ｘ 为 低 电 平
新
调 制（Ｍ 进 制）．多 进 制 数字 调 制 与二 进 制 相 比 ， 其 频 谱 利 用 率 更
高．其 中 ＱＰＳＫ（即 ４ＰＳＫ）是 ＭＰＳＫ（多 进 制 相 移 键 控）中 应 用 最 广
泛的一种调制方式。本文研究了基于 ＦＰＧＡ 的 ＱＰＳＫ 调 制 解调
电路的实现方法， 并给出了 ＭＡＸ＋ＰＬＵＳＩＩ 环境下的仿真结果。
ｅｌｓｉｆ ｑ＝０ ｔｈｅｎ ｑ＜＝１；ｆ（３）＜＝＇ １＇ ； ｆ（１）＜＝＇ ０＇ ； ｘｘ（１）＜＝ｘ；ｙｙ＜＝ｘｘ；
ｅｌｓｉｆ ｑ＝２ ｔｈｅｎ ｑ＜＝３；ｆ（２）＜＝＇ ０＇ ； ｆ（０）＜＝＇ １＇ ；
ｅｌｓｉｆ ｑ＝４ ｔｈｅｎ ｑ＜＝５；ｆ（３）＜＝＇ ０＇ ； ｆ（１）＜＝＇ １＇ ； ｘｘ（０）＜＝ｘ；
ｙ ：ｏｕｔ ｓｔｄ＿ｌｏｇｉｃ）；
－ － 基带信号
ｅｎｄ ｄｅｍｏｄｕｌａｔｉｏｎ；
ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖ ｏｆ ｄｅｍｏｄｕｌａｔｉｏｎ ｉｓ
ｓｉｇｎａｌ ｑ：ｉｎｔｅｇｅｒ ｒａｎｇｅ ０ ｔｏ ７；
－ － 计数器
ｓｉｇｎａｌ ｘｘ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（２ ｄｏｗｎｔｏ ０）； － － 加法器
ｅｎｄ ｂｅｈａｖ；
ＭＡＸ＋ＰＬＵＳＩＩ 环境下的仿真结果如图 ４ 所示。
图 ４ 调制程序仿真结果
３ ＱＰＳＫ 解 调 电 路 的 ＦＰＧＡ 实 现 及 仿真
３．１ ＱＰＳＫ 解调电路方框图
图 ５ ＱＰＳＫ 解调电路方框图 当调制为低电平时， 译码器 １ 根据记数器输出值， 送入加 法器相应的数据。加法器把运算结果送到寄存器， 译码器 ２ 根 据寄存器数据通过译码， 输出两位并行信号，该信号再通过并／
图 ２ ＱＰＳＫ 信号解调原理图
２ ＱＰＳＫ 调 制 电 路 的 ＦＰＧＡ 实 现 及 仿真
２．１ 基于 ＦＰＧＡ 的 ＱＰＳＫ 调制电路方框图 基带信号通过串／并转换器得到 ２ 位并行信号， ， 四选一开 关根据该数据， 选择载波对应的相位进行输出， 即得到调制信 号， 调制框图如图 ３ 所示。
∑
杨大柱：硕士
图 １ ＱＰＳＫ 信号调制原理图
《Ｐ ＬＣ 技术应用 ２００ 例》
图 ３ ＱＰＳＫ 调制电路方框图
２．２ 调制电路 ＶＨＤＬ 程序及仿真结果
ｅｎｔｉｔｙ ｍｏｄｕｌａｔｉｏｎ ｉｓ
ｐｏｒｔ（ｃｌｋ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 系统时钟
ｓｔａｒｔ ：ｉｎ ｓｔｄ＿ｌｏｇｉｃ；
－ － 开始调制信号
－ － 调制信号
ｅｎｄ ｍｏｄｕｌａｔｉｏｎ；
ａｒｃｈｉｔｅｃｔｕｒｅ ｂｅｈａｖ ｏｆ ｍｏｄｕｌａｔｉｏｎ ｉｓ
ｓｉｇｎａｌ ｑ：ｉｎｔｅｇｅｒ ｒａｎｇｅ ０ ｔｏ ７；
－ － 计数器
ｓｉｇｎａｌ ｘｘ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ ｄｏｗｎｔｏ ０）； － － 中间寄存器
ｓｉｇｎａｌ ｙｙ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ ｄｏｗｎｔｏ ０）； － － ２ 位并行码寄存器
Ａｂｓｔｒ ａｃｔ：Ｔｅｃｈｎｏｌｏｇｙ ｏｆ ｄｉｇｉｔａｌ ｍｏｄｕｌａｔｉｏｎ ａｎｄ ｄｅｍｏｄｕｌａｔｉｏｎ ｐｌａｙｓ ａ ｉｍｐｏｒｔａｎｔ ｒｏｌｅ ｉｎ ｄｉｇｉｔａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｙｓｔｅｍ， ｔｈｅ ｃｏｍｂｉｎａｔｉｏｎ
ｏｆ ｄｉｇｉｔａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ＦＰＧＡ ｉｓ ａ ｃｅｒｔａｉｎｌｙ ｔｒｅｎｄ ．Ｔｈｅ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｐｒｉｎｃｉｐｌｅ ｏｆ ＱＰＳＫ ｍｏｄｕｌａｔｉｏｎ ａｎｄ ｄｅ－
ｉｆ ｓｔａｒｔ＝＇ ０＇ ｔｈｅｎ ｑ＜＝０；
ｅｌｓｉｆ ｑ＝０ ｔｈｅｎ ｑ＜＝１；ｙｙ＜＝ｘｘ； ｙ＜＝ｙｙｙ（０）；
－－ 把加法计
数器的数据送入 ｙｙ 寄存器
ｉｆ ｘ＝＇ ０＇ ｔｈｅｎ ｘｘ＜＝＂００１＂；
－ － 调制信号 ｘ 为低电平
时， 送入加法器的数据“００１”
ｅｌｓｅ ｘｘ＜＝＂０００＂；
ｓｉｇｎａｌ ｙｙｙ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（１ ｄｏｗｎｔｏ ０）； － － ２ 位并 行 基 代 信
号寄存器
ｓｉｇｎａｌ ｙｙ：ｓｔｄ＿ｌｏｇｉｃ＿ｖｅｃｔｏｒ（２ ｄｏｗｎｔｏ ０）； － － 寄存 ｘｘ 数据
ｂｅｇｉｎ
ｐｒｏｃｅｓｓ（ｃｌｋ）
ｂｅｇｉｎ
ｉｆ ｃｌｋ＇ ｅｖｅｎｔ ａｎｄ ｃｌｋ＝＇ １＇ ｔｈｅｎ
（蚌埠中国人民解放军汽车管理学院）杨 大 柱
ＹＡＮＧ ＤＡＺＨＵ
摘要： 数 字 调 制 解 调 技 术 在 数 字 通 信 中 占 有 非 常 重 要 的 地 位 ， 数 字 通 信 技 术 与 ＦＰＧＡ 的 结 合 是 现 代 通 信 系 统 发 展 的 一 个 必 然 趋 势 。文 中 介 绍 了 ＱＰＳＫ 调 制 解 调 的 原 理 ， 并 基 于 ＦＰＧＡ 实 现 了 ＱＰＳＫ 调 制 解 调 电 路 。ＭＡＸ＋ＰＬＵＳＩＩ 环 境 下 的 仿 真 结 果 表 明 了该设计的正确性。 关 键 词 ： Ｑ Ｐ ＳＫ ； Ｆ Ｐ Ｇ Ａ； 调 制 ； 解 调 中图分类号：ＴＮ９１９ 文献标识码：Ａ