存储器层次结构

随机存储器
SRAM
使用双稳态触发器存储信息，多用于高速缓存 非破坏性读，断电易失 引脚中除了地址线和数据线外，还有CS（片选），WE（可写），OE（可读）
DRAM
用电容电荷存储信息，用于主存
集中刷新：在固定的时间集中刷新，产生无法访问的时间段（死区）
刷新
分散刷新：将工作周期分开为读写周期和刷新周期，这样增加了存取周期，但无死区 异步刷新：刷新周期（2ms）除以行数，得到时间间隔t，每时间t产生一次刷新，缩短死区时间
性能指标
实际容量=存储单元个数*单元长度；理论容量=存储字数*存储字长 存取时间=取出结果时间-启动存储器时间 存取周期=存取时间+存储器状态恢复时间=连续读或写的最小时间间隔，显然存取周期>=存取时间 主存带宽=传输速率=每秒能传输多少bit
层次化结构：CPU--寄存器--Cache--主存--辅存
分类
层次划分
主存储器即内存 辅存储器即硬盘等 高速缓存Cache
存取方式
随机存储器：如主存和Cache
只读存储器：也是随机存储，但只能读不能写。RAM和ROM共同构成主存地址域
串行访问存储器：如磁带是顺序访问存储器，硬盘是直接访问存储器，但不是随机存储器，需要先寻道然后 在道上顺序存取
信息可保护性
断电易失，如RAM 断电不丢失，如ROM，磁盘，光盘 破坏性读，如DRAM 非破坏性读，如SRAM，磁盘等
Cache
工作原理：程序访问的局部性原理，Cache和主存之间交换块，Cache和CPU之间交换字
Cache/主存系统效率：Cache访问周期/平均访问周期
直接映射
主存地址结构 映射方式
映射方式
全相联映射
主存地址结构 映射方式
组相连映射
主存地址结构 映射方式
替换算法
FIFO LRU LFU 随机替换
刷新对CPU透明，刷新单位是行，刷新类似读，刷新无需片选
DRAM引脚除了地址线和数据线，还有RAS（行选，起CS的作用），CAS（列选），WE，OE
只读存储器 FLASH
ROM跟RAM一样随机读写，结构简单，断电不丢失 ROM，MROM只读，PROM写一次，EPROM和E2PROM多次擦除，FLASH固态硬盘
CPU的第地址位于存储器地址线相连，高位部分用来产生片选信号以扩充容量。CPU的数据线要跟来自百度文库储器的数据线位数 相同，若不相同必须位扩展才能相连。
会画字扩展，位扩展，字位同时扩展，低位交叉编址，高位交叉编址，使用74138译码器等
双口RAM：两个输入输出端，可并行读写数据，是空间并行技术
多模块存储器
顺序方式：高位交叉编址，一个存取周期只能读出一个字的数据 交叉方式：低位交叉编址，一个存取周期能读出体数*字长的数据 计算两种方式带宽上的差别
写策略
全写法：Cache写命中时，同时修改Cache和主存 写回法：Cache写命中时只修改Cache，只有该Cache替换出时才写回主存 写一次法：Cache第一次写命中时要同时修改Cache和主存，之后的写命中同写回法
虚存（参考操作系统）
存储器层次结构.mmap - 2012/11/4 -
概念 页式 段式 段页式 TLB
存储器层次结构
主存与CPU的连接
主存与CPU之间通过数据总线，地址总线，控制总线相连接。
存储容量=存储单元个数*存储单元字长，前者是字扩展，后者是位扩展
容量扩展
字扩展：将地址线，数据线，读写控制线都并联，用片选或地址译码选择相应芯片，即用片选区分芯片地址范围 位扩展：地址线，CS和读写控制线并联，数据线分别引出，即同一时刻选中所有芯片，不同片给出不同区位的数据
字位同时扩展：地址线相同，数据线不同，且同时需要片选
CPU要访问存储单元，首先要片选，然后在片内字选，字选信号由地址线给出，片选信号有以下方法
地址分配和片选
线选法：将高位地址端直接连接芯片，选哪个哪个给出信号0，这样不用译码，但造成地址浪费 译码片法：高位地址端通过译码选择相应芯片，如2根线能选4片，3根线能选8片