信号完整性测试资料
信号完整性常用的三种测试方法
信号完整性常用的三种测试方法信号完整性是指在传输过程中信号能够保持原始形态和准确性的程度。
在现代高速通信和数字系统中，信号完整性测试是非常重要的工作，它能够帮助工程师评估信号的稳定性、确定系统的极限速率并发现信号失真的原因。
下面将介绍三种常用的信号完整性测试方法。
一、时域方法时域方法是信号完整性测试中最常见和最直观的方法之一、它通过观察信号在时间轴上的波形变化来评估信号的完整性。
时域方法可以检测和分析许多类型的信号失真，如峰值抖动、时钟漂移、时钟分布、幅度失真等。
时域方法的测试设备通常包括示波器和时域反射仪。
示波器可以显示信号的波形和振幅，通过观察波形的形状和幅度变化来判断信号完整性。
时域反射仪可以测量信号在传输线上的反射程度，从而评估传输线的特性阻抗和匹配度。
二、频域方法频域方法是另一种常用的信号完整性测试方法。
它通过将信号转换为频域表示，分析信号的频谱分布和频率响应来评估信号完整性。
频域方法可以检测和分析信号的频谱泄漏、频谱扩展、频率失真等。
频域方法的测试设备通常包括频谱分析仪和网络分析仪。
频谱分析仪可以显示信号的频谱图和功率谱密度，通过观察频谱的形状和峰值来评估信号完整性。
网络分析仪可以测量信号在不同频率下的响应和传输损耗，从而评估传输线的频率响应和衰减特性。
三、眼图方法眼图方法是一种特殊的信号完整性测试方法，它通过综合时域和频域信息来评估信号的完整性。
眼图是一种二维显示，用于观察信号在传输过程中的失真情况。
眼图可以提供信号的时钟抖动、峰值抖动、眼宽、眼深、眼高等指标。
眼图方法的测试设备通常包括高速数字示波器和信号发生器。
高速数字示波器可以捕捉信号的多个周期，并将其叠加在一起形成眼图。
通过观察眼图的形状和特征，工程师可以评估信号的稳定性和传输质量。
总结起来，时域方法、频域方法和眼图方法是常用的信号完整性测试方法。
它们各自具有独特的优势和适用范围，可以互相协作来全面评估信号的完整性。
在实际应用中，根据具体需求和测试对象的特点，选择合适的测试方法是非常重要的。
信号质量测试资料
产生 原因 解决 建议
匹配不当（例如匹配阻抗过大、过小）。 更改为合适的匹配电阻/阻抗。
回勾（台阶）
类型 上升沿回勾 振铃
图例
危害
1）主要是时钟类信号上的回勾有危害，可能会使得采样到多余的数据（相当于多 了一拍时钟），影响了时钟信号上升沿和下降沿的单调性； 2）对于电源信号，上电边沿的回勾可能导致系统死机，需要结合复位信号判断是 否可以接受； 3）数据信号由于一般是在数据的中间采样，回勾的影响不是很大（除非速率很高， 建立保持时间1～2ns，这时需要考虑回勾对数据的影响）。
延）。探头和示波器的带宽要超过信号带宽的3~5倍以上；
示波器选择与使用要求：
4)示波器的采样速率：表示为样点数每秒（S/s），指数字示波器
对信号采样的频率。为了准确再现信号，根据香农（Shannon）定
律，示波器的采样速率至少需为信号最高频率成分的2倍； 5)量程应尽量小，波形尽量展开，以方便观察波形变化的细节， 并准确测量其幅值； 6)测量信号边沿时，应选用合适的边沿触发；
保持时间不够，读写数据处理过程中同 样可能读写到错误数据
产生 原因 解决 建议
设计时没有考虑清楚，设计出错。或者没有考虑到设计容限范围，在某些异常情 况下（例如温度变化使得器件参数漂移）建立、保持时间不够。 1、设计时把时钟从FPGA/CPLD中引出，在设计裕度不够时可以调节； 2、对于时钟边沿采样信号，尽量使得采样时钟边沿在数据的中间，这样尽管器件 参数漂移，设计上还是有较大的裕度。
信号质量测试人员要求：
1)熟悉逻辑电平的基本知识，熟练掌握示波器的使用方法； 2)对被测单板的原理电路有深刻认识，对信号分类有清楚 认识，了解板上器件的工作速度和工作电平。
示波器选择与使用要求：
【信号完整性测试】—频域测试(频谱、频域阻抗、传输线损耗)、误码测试 及 设备仪器
【信号完整性测试】—频域测试（频谱、频域阻抗、传输线损耗）、误码测试及设备仪器概述信号完整性设计，在电路板设计过程中备受重视。
熟悉各类测试方法的特性，按照测试对象的特征和需求，选用合适些测试方法，对于选择方案，验证效果能够大大提高效率。
上篇，我们介绍了时域测试，其中涵盖波形测试、眼图测试、抖动测试、TDR测试、时序测试。
频域测试本篇，我们进一步介绍频域测试（频谱测试、频域阻抗测试、传输线损耗测试）、误码测试。
01频谱测试在开发前期，产品的测试应用较少。
然而在后期的系统测试，许多产品必须经历测试过程（如EMC的试验）。
通过测试发现一些超标的频点，再使用近场扫描仪（核心仪器频谱仪）。
egEMC Scanner分析电路板上具体的区域频谱超标，从而排查超标的原因。
这类设备通常较昂贵，一遍机构都不具备条件。
因此常规情况下都是在设计前期考虑做好匹配和屏蔽，规避后期测试的结果不达标。
02频域阻抗测试目前有许多标准接口如E1（欧洲）/T1（北美）等，目的在于避免太多的能力反射；需要进行较好的匹配，同时在微波或者射频，互相对接，阻抗都有所要求。
通常情况下，需要进行频域的阻抗测试，阻抗测试常用网络分析仪（Network Analyzer），单端输入端口简单，差分输入端口，较为复杂，需要巴伦进行差分和单端转换。
03传输线损耗测试⏹主要针对长的电路板走线、线缆等，传输距离较远，⏹进行高速信号传输、频域的串扰等，均可以通过网络分析仪来测试。
因此，对于PCB的差分信号或者双绞线，可以使用巴伦进行差分转换单端，或者使用4端口网络分析仪来测试。
误码测试误码测试通常是系统测试，使用误码仪、部分软件都可以完成测试。
或通过两台PC，使用软件，测试连接两台PC间的网络误码情况。
误码测试能够对数据的每一位进行测试，相比其它仪器（如示波器）只是部分时间开展采样，剩下大部分时间都在等待。
容易遗漏细节。
尤其是低误码率的设备，误码测试需要耗费大量时间，有时耗时一整天，或者几天。
(完整word版)信号完整性研发测试攻略2.0
信号完整性测试指导书——Ver 2.0编写：黄如俭（sam Huang）钱媛（Tracy Qian）宋明全（Ivan Song）康钦山（Scott Kang）目录1. CLK Test (4)1.1 Differential Signal Test (4)1.2 Single Signal Test (7)2. LPC Test (8)2.1 EC Side Test (8)2.2 Control Sidse Test (9)3. USB Test (12)3.1 High Speed Test (12)3.2 Low Speed Test (13)3.3 Full Speed Test (13)3.4 Drop/Droop Test (14)4. VGA Test (16)4.1 R、G、B Signal Test (16)4.2 RGB Channel to Channel Skew Test (17)4.3 VSYNC and HSYNC Test (17)4.4 DDC_DATA and DDC_CKL Test (18)5. LVDS Test (19)5.1 Differential data signals swing Test (19)5.2 Checking Skew at receiver Test (20)5.3 Checking the offset voltage Test (21)5.4 Differential Input Voltage Test (23)5.5 Common Mode Voltage Test (24)5.6 Slew Rate Test (25)5.7 Data to Clock Timing Test (27)6. FSB Test (30)7. Serial Data（SATA/ESATA, PCIE, DMI,FDI）Test (33)8. HD Audio Test (35)8.1 Measurement at The Controller (35)8.2 Measurement at The Codec (36)9. DDR2 Test (39)9.1 Clock (39)9.2 Write (40)9.3 Read (42)10.Ethernet Test (44)11.SMbus Signal Test (45)12. HDMI Test (47)13. DisplayPort Test (48)1. CLK Test1.1 Differential Signal Test测试设备：示波器，两个差分探头，鼠标，键盘测试软件：3D MARK，负载测试步骤：（1）开启示波器预热30分钟，运行测试软件。
信号完整性测试报告
信号完整性测试报告1. 引言信号完整性测试是电子设备设计和制造过程中的关键步骤之一。
它旨在评估信号传输路径中的数据完整性，以确保信号在各个环节中没有失真或丢失。
本报告将介绍信号完整性测试的目的、测试方法、测试结果及建议。
2. 测试目的信号完整性测试的主要目的是验证信号在传输过程中的质量。
通过测试，可以确定信号是否满足设计要求，并找出潜在的问题。
这些问题可能包括信号失真、时钟抖动、串扰干扰等。
通过测试，可以提前发现并解决这些问题，确保信号的可靠传输。
3. 测试方法3.1 测试设备在进行信号完整性测试之前，需要准备以下测试设备：•示波器：用于观察信号波形和测量信号参数。
•信号发生器：用于产生测试信号。
•矢量网络分析仪：用于测量信号的频率响应和传输损耗。
3.2 测试流程信号完整性测试的基本流程如下：1.设置测试设备：连接示波器、信号发生器和矢量网络分析仪，并确保其正常工作。
2.准备测试样品：将待测试的电子设备或电路板连接到测试设备上。
3.产生测试信号：使用信号发生器产生测试信号，并将其输入到待测试的设备或电路板上。
4.观察信号波形：使用示波器观察信号波形，检查是否存在任何失真或干扰。
5.测量信号参数：使用示波器测量信号的幅度、频率、上升时间等参数。
6.使用矢量网络分析仪：如果需要更详细的信号特性分析，可以使用矢量网络分析仪进行频率响应和传输损耗的测量。
3.3 数据记录与分析在进行信号完整性测试期间，需要记录所有测试数据，并进行分析。
这些数据包括信号波形、信号参数测量结果以及任何异常情况的记录。
通过对测试数据的分析，可以确定信号的质量是否符合设计要求，并找出潜在的问题。
4. 测试结果与建议根据信号完整性测试的结果，可以得出以下结论和建议：•如果信号波形正常且符合设计要求，说明待测试的设备或电路板的信号传输路径基本上没有失真或干扰。
建议进行进一步的功能测试和验证。
•如果信号波形存在失真或干扰，需要进一步分析问题的原因。
信号完整性的测试方法介绍
信号完整性的测试方法介绍
信号完整性的测试手段很多，涉及的仪器也很多，因此熟悉各种测试手段的特点，以及根据测试对象的特性和要求，选用适当的测试手段，对于选择方案、验证效果、解决问题等硬件开发活动，都能够大大提高效率，起到事半功倍的作用。
表1：信号完整性测试手段分类。
信号完整性的测试手段
信号完整性的测试手段主要可以分为三大类，如表1所示。
表中列出了大部分信号完整性测试手段，这些手段既有优点，但是也存在局限性，实际上不可能全部都使用，下面对这些手段进行一些说明。
1.波形测试
波形测试是信号完整性测试中最常用的手段，一般是使用示波器进行，主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
由于示波器是极为通用的仪器，几乎所有的硬件工程师都会使用，但并不表示大家都使用得好。
波形测试也要遵循一些要求，才能够得到准确的信号。
首先是要求主机和探头一起组成的带宽要足够。
基本上测试系统的带宽是测试信号带宽的3倍以上就可以了。
实际使用中，有一些工程师随便找一些探头就去测试，甚至是A公司的探头插到B公司的示波器去，这种测试很难得到准确的结果。
其次要注重细节。
比如测试点通常选择放在接收器件的管脚，如果条件限制放不到上面去的，比如BGA封装的器件，可以放到最靠近管脚的PCB走线上或者过孔上面。
距离接收器件管脚过远，因为信号反射，可能会导致测试。
信号测试简介及SPI测试举例
SPI主模块和与之通信的外设备时钟相位和极性应该一致。
3、信号测试
水浸检测器部分原理图
信号质量测试
谢谢！
2、通信原理
SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要 至少4根线，事实上3根也可以（用于单向传输时，也就是半双工方式）。也是所有基于SPI的设备共 有的，它们是SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（片选）。 （1）MOSI– SPI总线主机输出/ 从机输入（SPI Bus Master Output/Slave Input）； （2）MISO– SPI总线主机输入/ 从机输出（SPI Bus Master Input/Slave Output)； （3）SCLK –时钟信号，由主设备产生； （4）CS – 从设备使能信号，由主设备控制（Chip select），有的IC此pin脚叫SS。 其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电 位），对此芯片的操作才有效。这就允许在同一总线上连接多个SPI设备成为可能。
二、数据协议 通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说 数据是一位一位的传输的。这就是SCLK时钟线存在的原因，由SCK提供时钟 脉冲，SDI，SDO则基于此脉冲完成数据传输。数据输出通过 SDO线，数据 在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。完成 一位数据传输，输入也使用同样原理。这样，在至少8/16次时钟信号的改 变（上沿和下沿为一次），就可以完成8/16位数据的传输。 在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信， 显得简单高效。在多个从设备的系统中，每个从设备需要独立的使能信号 ，硬件上比I2C系统要稍微复杂一些。 数据方向和通信速度 SPI传输串行数据时首先传输最高位。波特率可 以高达5Mbps，具体速度大小取决于SPI硬件。 SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数 据
眼图测试（信号完整性测试）-HDMI2.1
眼图测试（信号完整性测试）-HDMI2.1眼图测试（信号完整性测试）-HDMI2.1HDMI是指⾼清多媒体接⼝，英⽂全称HighDefinitionMultimediaInterface，HDMI接⼝⼴泛应⽤于机顶盒、个⼈计算机、电视、游戏主机、综合扩⼤机、数字⾳响与电视机等设备。
HDMI是⼀种全数字化视频和声⾳发送接⼝，可以发送未压缩的⾳频及视频信号。
⽬前HDMI2.1CTS规范已经全⾯发布，随着HDMI2.1技术更新，HDMI2.1与HDMI1.4/2.0技术规范⼤不同，最新的HDMI2.1规范增加了8K分辨率和eARC的⽀持，给产品开发和测试带来了诸多挑战。
HDMI2.1信号完整性性测试整体⽅案完全向下兼容HDMI?2.0/1.4b，总有关HDMI2.1信号量测相关内容，值得测试⼯程师阅读，篇幅较长，内容概况如下：1、HDMI2.1?有那些新功能2、HDMI2.1Source信号完整性测试⽅案3、HDMI2.1Sink信号完整性测试⽅案⼀HDMI2.1有哪些新功能图1.1?HDMI框图图1.2?HDMITMDS差分对图1.3?HDMI链路测试点?图1.4?HDMI?新功能?图1.5?HDMI?FRL(Fix edRateLink)Mode图1.6HDMI?FRLLinkTraining状态机图1.7?HDMI?FRLLinkTraining流程图1.8?HDMISCDC架构⼆HDMI2.1?Source信号完整性测试⽅案1、HDMI 2.1Source测试挑战：(1)推荐⽰波器和探棒带宽的20GHz或以上(2)新的HDMI2.1治具(3)HDMI 2.0fixture不适⽤于HDMI2.1测试(4)复杂的测试⽅法，考虑插⼊损耗和串扰(5)Source测试需要⽀持新的cable模型和均衡技术(6)Cable模型?Worstcablemodel3?和?ShortCableModel3(7)?DFEandCTLE(8)?EDID/SCDC控制器需要升级(9)涉及多次采集(10)9个测试项⽬，需要超过34次和采集和90+波形图2.1?FRLSource测试项⽬图2.2?HDMI2.1Source测试配置图2.3?FRLSo urce测试⾃动化采集图2.4?FRLSource测试⾃动化采集的难点图2.5?HDMI?2.1?FRL?TX测试装置图2.6FRLSource测试端接电压图2.7?FRLSource测试?单端/差分信号采集图2.8?FRLSource测试?EDID设置图2.9?FRLSource测试?信号速率设定图2.10?FRLSource测试?码型设定图2.11?FR LSource测试TP2_EQEye图2.12?FRLSource测试⼀致性软件图2.13?FRLSource⼿动测试⽅案HDMI2.1Source测试⼩结：(1)HDMI2.1⽅案MOI已获HDMI协会组织的⼀致性规范批准；(2)HDMI认证中⼼(ATC)已正式采⽤泰克HDMI2.1⽅案；(3)⽀持4通道符合CTS规范的>20GHz全带宽同时采集，⾼效省时；(4)?真正的全⾃动化，过程中⽆需任何⼈⼯⼲预，⼀次连接且测试中⽆须改变任何连接，DUT的测试码型和速率切换实现全⾃动控制。
电子电路的信号完整性评估考核试卷
8.反射、串扰
9.反射、衰减
10.幅度、相位
四、判断题
1. ×
2. √
3. ×
4. ×
5. ×
6. ×
7. ×
8. ×
9. ×
10. ×
五、主观题（参考）
1.信号完整性问题的产生原因包括传输线效应、阻抗不匹配、信号反射、串扰等。常见的信号完整性问题有信号反射、串扰、抖动、信号衰减等。
2.传输线的特性阻抗影响信号的传播，不匹配会导致信号反射，影响信号完整性。关注特性阻抗有助于优化电路设计，减少信号反射和损耗。
A.信号的频率
B.电源的频率
C.信号的幅度
D.电源的电压
16.在电子电路中，以下哪个元件可以用于改善电源完整性？（）
A.电容
B.电感
C.电阻
D.二极管
17.以下哪个因素会影响电源完整性分析中的去耦效果？（）
A.去耦电容的容值
B.去耦电容的频率响应
C.电源的电压
D.电源的电流
18.在信号完整性评估中，以下哪个参数与传输线的特性阻抗有关？（）
3.差分信号传输是指两根信号线传输相反的信号，其优势在于能提高信号的抗干扰性，减少共模噪声和串扰，提高信号完整性。
4.降低地平面噪声的方法：合理规划地平面布局，增加地平面层数，采用地平面分割，优化地线网格设计，减小地平面与信号线的距离。
A.传输线效应
B.反射
C.折射
D.耦合
5.以下哪种信号完整性问题是由信号反射引起的？（）
A.串扰
B.耦合
C.抖动
D.反射
6.下列哪个参数与传输线特性阻抗无关？（）
A.电阻
B.电容
C.电感
信号完整性测试讲课文档
优点
▪ 节约硬件成本：可以在设计前进行仿真 分析
▪ 降低设计风险
▪ 灵活：不同走线长度，不同速率，不同环境情 况下的分析
缺点
▪ 受到模型准确度的限制，特别是链路模型的精 度
▪ 不能真实反应信号真实运行环境
第十六页，共109页。
链路建模的两种方法：仿真和测试
▪ 目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/采 样示波器DSA8200
– 频率 – 时钟选择
▪ 测试仪器的关键指标 –探头影响
– 带宽和上升时间
– 采样模式
–时钟恢复 – 时间精度
第三十八页，共109页。
探头如何影响测量测量系统
VCC
CC VIN
RC
探头及仪表
RP
CP
RE
DUT
NOTE: VCC 为交流对地
没有探头及仪表
有探头及仪表
Gain = - RC
RE
f0 =
个数、过冲等…… ▪ 观测电路是否有偶发故障，并分析其重复性，研究其成因
▪ 信号完整性测试，是否有噪声、过冲、振铃、非单调、抖动等特性 ▪ 射频信号频谱、调制分析 ▪ 捕获信号，研究其和一些标准（自定义的或者标准化组织制订的）的对应情况，得
到规范的测试报告 – PCIE、SATA、Ethernet、USB……
第三十一页，共109页。
高精度信号完整性基础
第三十二页，共109页。
内容
▪ 信号完整性内容
▪ 高精度信号完整性测试基础
– 信号保真度
– 信号完整性测试的关键指标
– 流行的信号完整性测试设备
▪ 高速电路常见问题和调试技巧 ▪ 衡量高速信号质量的重要手段和方法：眼图和抖动测试与分析
信号完整性分析及测试
信号完整性分析及测试讨论议题信号完整性定义高速数字电路的常见问题及现象串行差分信号完整性(以最新的PCI-EXPRESS为例)信号完整性测试（DSO及探棒的选择等）信号完整性定义SI （SIGNAL INTEGRITY ），即信号完整性，是近几年发展起来的新技术。
SI 解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键败的关键。
111理想状态下的数字信号波形实际测量的数字信号波形(模拟量)Logic Signal +5 Volt S Logic Signal+5 Volt S Supply GroundSupply GroundSI：新概念，旧方法应用的是传统的传输线、电磁学等理论，以及复杂的SI应用的是传统的传输线电磁学等理论以及复杂的算法，解决以下几个方面的问题：反射；串扰；***过冲、振铃、地弹、多次跨越逻辑电平错误；*阻抗控制和匹配*EMC；*热稳定性；**时序分析芯片封装设计； 。
影响信号完整性的因素PCB层设置、PCB材料影响传输线特性阻抗等，间接影响信号完整性；线宽、线长、线间距在高速、高密度PCB设计中对信号完整性影响较大；温度、工艺等对设计参数的影响，间接影响信号完整性；器件工作频率、速度、驱动能力、封装参数等对信号质量有一定的影响；多负载拓扑结构对信号完整性产生较大的影响；阻抗匹配、负载；电源、地分割；趋肤效应；回流路径；连接器；过孔；电磁辐射；。
可见，信号完整性设计的考虑因素是多方面的，设计中应把握主要方面，减少不确定性，以下是一些常见的信号完整性现象及其产生的原因简析：常见的信号完整性现象及其产生的原因电平没有达到逻辑电平门限负载过重 传输线过长电平不匹配 驱动速度慢多次跨越逻辑电平阈值错误电感量过大 阻抗不匹配(Propagation Delay)信号建立时间不满足延时错误(p g y)信号建时间不满足 负载过重传输线过长驱动速度慢上冲/下冲高速、大电流驱动 阻抗未匹配电感量过大常见的信号完整性现象及其产生的原因振铃（不单调）传输线过长串扰多负载阻抗不匹配常见的信号完整性现象及其产生的原因昏睡的眼图原因很多：阻抗不连续，损耗…什么时候需要考虑信号完整性？200KHZ的信号是否为高速信号小问题：的信号是否为高速信号？高速电路有两个方面的含义：一是频率高，通常认为如果数字逻辑电路设计的频率达到或者超过20MHz~33MHz，而且工作在这个频率的电路已经占整个电子系统一定的份量（例如三分之一），则称为高速电路设计。
《信号完整性测试》演示幻灯片
Tx + +
path
--
12
2020/10/3
+ -
Small differences in levels being measured
眼图和信号传输质量
▪ 更大的眼睛意味着更多的信号幅度和 时间的余量
▪ 更大的眼睛系统可靠性更好 ▪ 眼图过窄意味着信号的抖动过大，误
码率上升 ▪ 眼图中心点
13
2020/10/3
17
2020/10/3
眼睛张开是否就表示信号传输没有问题？
18
2020/10/3
眼图测试分类：实时采样眼图
One trigger can initiate the real-time sampling of the entire record length
Data
Minimum time between real-time sampled points is determined by the fastest sample rate the realtime scope is capable of. 40GSamples/sec results in 25ps between sampled points.**
–PCI-E 1.0/1.1/2.0
▪ 选择合适的测试点
–Tx,Rx
▪ 选择合适的测试连接
–探头直接连接，测试夹具连接
▪ 选择合适的测试仪器
–带宽，采样率，采集内存
▪ 选择测试软件
–PCI-SIG提供，测试仪器公司提供
▪ PCI-E信号完整性分析方法
–眼图分析，抖动分析，误码分析
5
2020/10/3
–需要使用6GHz或以上带 宽的示波器
【信号完整性测试方法】时域测试(波形、眼图、抖动、TDR、时序)要求 及 仪器设备
【信号完整性测试方法】时域测试（波形、眼图、抖动、TDR、时序）要求及仪器设备信号完整性测试方法简介信号完整性设计，在电路板设计过程中备受重视。
熟悉各类测试方法的特性，按照测试对象的特征和需求，选用合适些测试方法，对于选择方案，验证效果能够大大提高效率。
目前信号完整性的测试方法较多，从大的方向有频域测试、时域测试、其它测试。
（3类方法不是任何情况下都适合使用，信号完整性的测试方法，需要用到的仪器也很多。
）时域测试时域测试涵盖波形测试、眼图测试、抖动测试、TDR测试、时序测试。
01波形测试波形测试：是信号完整性测试最基础的方法，通常使用示波器进行测试。
测试波形的幅度、毛刺、边沿等。
通过测试波形的特征，分析幅度、边沿时间等指标是否满足要求。
波形测试需要遵循一定要求，才能保证测试误差尽量小。
⏹主机和探头一起配套的带宽要满足要求。
基板上测试系统的带宽应该在测试信号带宽的3倍以上。
在工程实践中，有的工程师随意找些探头就测试，不同厂家的探头匹配不同厂家的示波器，综合情况测试系统的误差就会很大。
⏹其次，需要注重细节。
如测试点一般选择在接收器件的附近，若条件限制无法测试，像BGA封装这类的器件，需要放在靠近Pin脚的PCB走线上或者Via上。
间隔接收器件PIn脚太远，信号发射，可能会促使测试结果和实际真实信号差异较大。
探头的接地线，也尽可能选择短的地线等。
⏹最后，应该考虑匹配。
主要关于使用同轴电缆测试的应用场景，同轴接到示波器上，负载常规是50Ω阻抗的直流耦合，对于有的电路，需要直流偏置，直接将测试系统接入会导致电路工作状态有影响，最终导致测试不到正常的波形。
02眼图测试眼图测试：针对有相关规范要求的接口（USB、SATA、HDMI、光接口）等。
通过具有MASK的示波器（含通用示波器、采样示波器、信号分析仪）。
这类示波器内部具有的时钟提取功能，能够显示眼图。
然而对于没有MASK的示波器，需要使用外接时钟实现触发。
信号完整性测试
信号完整性测试硬件电路测试中非常重要的一项是信号完整性测试，特别是对于高速信号，信号完整性测试尤为关键。
完整性的测试手段种类繁多，有频域，也有时域的，还有一些综合性的手段，比如误码测试。
不管是哪一种测试手段，都存在这样那样的局限性，它们都只是针对某些特定的场景或者应用而使用。
只有选择合适测试方法，才可以更好地评估产品特性。
本文将讲解常用的一些测试方法和使用的仪器。
一、波形测试使用示波器进行波形测试，这是信号完整性测试中最常用的评估方法。
主要测试波形幅度、边沿和毛刺等，通过测试波形的参数，可以看出幅度、边沿时间等是否满足器件接口电平的要求，有没有存在信号毛刺等。
波形测试也要遵循一些要求，比如选择合适的示波器、测试探头以及制作好测试附件，才能够得到准确的信号。
下图是DDR在不同端接电阻下的波形。
常见的示波器厂商有是德科技、泰克、力科、罗德与施瓦茨、鼎阳等等。
二、时序测试现在器件的工作速率越来越快，时序容限越来越小，时序问题导致产品不稳定是非常常见的，因此时序测试是非常必要的。
一般，信号的时序测试是测量建立时间和保持时间，也有的时候测试不同信号网络之间的偏移，或者测量不同电源网络的上电时序。
测试时序基本都是采用的示波器测试，通常需要至少两通道的示波器和两个示波器探头（或者同轴线缆）。
下图是测量的就是保持时间：三、眼图测试眼图测试是常用的测试手段，特别是对于有规范要求的接口，比如USB、Ethernet、PCIE、HDMI和光接口等。
测试眼图的设备主要是实时示波器或者采样示波器。
一般在示波器中配合以眼图模板就可以判断设计是否满足具体总线的要求。
下图是示波器测试的一个眼图：四、抖动测试抖动测试现在越来越受到重视，常见的都是采用示波器上的软件进行抖动测试，如是德科技示波器上的EZJIT。
通过软件处理，分离出各个分量，比如总体抖动（TJ）、随机抖动（RJ）和固有抖动（DJ）以及固有抖动中的各个分量。
对于这种测试，选择的示波器，长存储和高速采样是必要条件，比如2M以上的存储器，20GSa/s的采样速率。
信号完整性测试
利用示波器提供的多种测试与分析手段
第 一 组
第 二 组
利用示波器提供的多种测试与分析手段
记录很长的波形图，可以捕捉到完整
的信号桢或一段时间内的连续信号 比如可以捕获整个以太网桢，解析其 中的问题：
利用示波器提供的多种测试与分析手段
长记录：
利用示波器提供的多种测试与分析手段
多通道 举例1：可以测试总线的建立保持时间 举例2：定位差分线上的干扰
利用示波器提供的多种测试与分析手段
利用示波器提供的多种测试与分析手段
等 效 采 样
利用示波器提供的多种测试与分析手段
信号质量测试所能发现的问题
问题种类： 周期、频率、高电平宽度、低电平宽度、 上升时间、下降时间、延迟 高电平占空比、低电平占空比、正毛刺、 负毛刺、回冲、高电平、低电平 最大电压、最小电压、峰峰值、平均振幅、 正过冲、负过冲、振铃
测试项的选择
遍历： 不要遗漏信号 可以根据芯片管脚遍历测试 可以根据单板信号流向进行遍 历 不要想当然，要用事实和数据 说话
测试点的选择
功能模块/芯片的入口（在布线时如果有可能要流出测 试点或测试过孔） 比如BGA封装的芯片管脚 注意区分双向信号的方向 8040：看，这个DTACK信号，一会儿很好，一会儿很 差，怎么回事？ 原因：注意信号的方向 相关规范上要求的参考点 比如以太网的信号测试大多要求在接口输出端
准备工作
制作测试点位置图 对照PCB图在放大的纸 件上标出各测试点的位 置，尤其对于测试点较 多的单板很必要，可以 提高测试效率 搭建测试环境 验证测试软件
测试中的注意事项
选择合适的仪器 选择合适的探头
CLOCK信号完整性测试指导书
功能: 信号完整性阶段:验证文档版本: A发布日期: 2009/06/24目录1. 目的 (4)2. 适用范围 (4)3. 测量设备 (4)4. 参考文件 (4)5. 注意事项 (4)6．测试项目 (5)7. 操作步骤 (6)※※修订履历※※1. 目的依照规格手册，介绍和规范在测量CLOCK信号时的操作。
2. 适用范围用于VTRON拼墙和IDB产品在做信号完整性量测时的应用。
3. 测量设备Tektronix TDS 3034 Qty=1 Tektronix P6139A Probe Qty=2 4. 参考文件4.1《TDS3034操作手册》4.2 相关测试点位组件的DATASHEET,线路图等。
5. 注意事项5.1 确认测试人员静电环接触良好5.2 在测量时应检查示波器是否运行正常5.3 检查信号连接是否正确，接地是否合理5.4 确定待测系统SUT 是否工作在预定的模式6．测试项目测试参数图示：图一 CLOCK7. 操作步骤6.1 操作前准备6.1.1 执行探头的校正或DSKEW(多通道),确认结果是PASS.6.2 测试流程6.2.1 按下电源开关，开始进入操作接口对于示波器操作接口和基本操作，參考《TDS3034操作手册》。
6.2.2 当完全进入操作接口时，按照测试规范，选择不同的测试探头，将被测信号接到相应的探头上。
6.2.3 让被测试单板进入测试模式:让系统处于工作状态,进行时钟信号测试,完毕后关机退出.所有项目测试参数参考图一所示，此处采用AT91RM9200举例说明，具体测试时依据对应CLOCK芯片规格参数测量。
6.3 信号分类测量6.3.1 CLOCK信号高电平。
在示波器触发菜单选中触发模式为下降沿触发，在AUTO 狀态下尽量向下调整触发电平，使之刚好能触发满足测试要求的相应的波形，调整好Scale，进行single 操作。
预先按下single 按钮，在信号输入端尽量靠近芯片管脚测试，量测结果如下图所示，通过在Measure 菜单选择最大值、最高值测量项对波形进行幅值测量。
信号完整性测试原理
Capacitor
f Z
Inductor
f Z
Resistor
f
电容阻抗特性
Measured Impedance of .01 uf Capacitor
100.0
10.0
Impednace (ohms)
1.0
0.1 1.E+06
1.E+07 Frequency (Hz)
1.E+08
1.E+09
梯形波频谱
跨模(cross moat)
电流返回路径
At low speeds, current follows the path of least resistance.
At high speeds, return current stays lightly bunched under signal trace
集总参数和分布参数
传输线的分布参数：RLGC模型
传输线特征阻抗
传输线的特征阻抗Z0=V/I
传输线传输Байду номын сангаас迟
V: propagation velocity C: speed of light in vacuum Er: dielictric constant PD: propogation delay TD: time delay x: lenth of transmission line
信号完整性测试介绍
信号完整性测试介绍目录CONTENTS 1•信号完整性SI2•信号完整性测试内容3•信号完整性测试条件•信号完整性测试标准45•信号完整性问题总结一、信号完整性SI信号完整性SI（Signal Integrity)：是指在电路设计中互连线引起的所有问题，它主要研究互连线的电气特性参数与数字信号的电压电流波形相互作用后，如何影响到产品性能的问题。
如果电路系统中信号能够以要求的时序，持续时间和电压幅度到达IC，则该电路系统具有较好的信号完整性。
反之，当传输的信号不能被IC正常响应时，就出现了信号完整性问题。
SI解决的是信号传输过程中的质量问题，尤其是在高速领域，数字信号的传输不能只考虑逻辑上的实现，物理实现中数字器件开关行为的模拟效果往往成为设计成败的关键。
理想数字信号波形实际数字信号波形（模拟量）SI 解决的问题 反射串扰过冲振铃地弹 时序 EMC在数字电路系统中，信号以逻辑“0”或“1”的方式从一个器件传输到另外一个器件，信号到底是“0”还是“1”，一般来说它们都是有一个参考电平。
在接收端的输入门里面，如果信号的电压超过高电平参考电压Vih，则该信号被识别为高逻辑；如果信号的电压低于低电平的参考电压Vil，则该信号就被识别为低逻辑。
如下图所示为一个理想信号经传输线后的接收端实际接收的信号理想数字信号接收端实际数字信号问题图形原因分析备注电平没有到达逻辑电平负载过重传输线过长电平不匹配驱动速度慢上冲/下冲高速、大电流驱动阻抗未匹配电感量过大其它相邻信号串扰典型的信号完整性问题及其产生的原因分析问题图形原因分析备注振铃（不单调）电感量过大阻抗不匹配延时错误负载过重传输线过长驱动速度慢二、信号完整性测试内容1 信号（SI）测试内容2 电源（SI）测试内容三、信号完整性测试条件1 单板/系统工作条件单板/系统工作在室温条件（20℃~27℃）单板/系统要可靠接地单板/系统上电正常工作，各模块工作均正常，30分钟后再开始测试单板/系统在轻载及满载情况下均应测试单板/系统电源稳定在额定电压±3%范围内2 测试人员要求<1>.熟悉逻辑电平及信号时序的基本知识，熟练掌握示波器及万用表的使用方法；<2>对单板/系统电路原理有深刻的认识，对信号分类及信号的流向有清楚认识，了解单板/系统上器件的工作原理、工作速度及工作电平；<3>.测试人员在测试操作仪器时必须穿戴防静电服、静电鞋和防静电帽；<4>.在用手持握被测电路板时必须戴防静电手套；<5>.测试人员在不同仪器时必须要按照仪器的具体要求来操作。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
缺点 受到模型准确度的限制，特别是链路 模型的精度 不能真实反应信号真实运行环境
16
2018/12/16
链路建模的两种方法：仿真和测试
目前常用的高速测试仪器
– 信号波形质量：实时示波器DPO70K/ 采样示波器DSA8200 – 信号时序关系：逻辑分析仪 TLA5K/TLA7K – 频域测试：采样示波器DSA8200/实 时频谱仪
一致性验证工具
– 采集数据 – 按照标准分析；得出与标 准的符合情况 – 构建基于示波器的专用测 试系统
数据采集器
– 采集数据后分析处理 – 宽带射频接收机
46
2018/12/16
示波器的关键指标
带宽和上升时间
–探头带宽选择
想看看不到
时序不满足带来的问题
–建立时间和保持时间违规会带来数据读取上的问题比如误码等 –毛刺
11
2018/12/16
建立/保持时间
数据 时钟
D CK
Q
输出
数据
输出
时钟
12
2018/12/16
违反建立时间
数据 时钟 D CK Q 输出
数据 输出
?
时钟
建立
保持
13
2018/12/16
PI问题：引起的原因
1k
100 10 1
Active 1.0 pF/1 M
Zo 0.15 pF/500
1X Passive 100 pF/1 M
100
1k
10k
100k
1M
10M
100M
1G
10G
Frequency
43 2018/12/16
典型的高速探头
44
2018/12/16
基于示波器的信号完整性测试
观察信号的有无，大致是否和期望相符 定量分析信号的特性，测量幅度、频率、上升时间、下降时间、脉冲宽度、脉 冲个数、过冲等„„ 观测电路是否有偶发故障，并分析其重复性，研究其成因 信号完整性测试，是否有噪声、过冲、振铃、非单调、抖动等特性 射频信号频谱、调制分析 捕获信号，研究其和一些标准（自定义的或者标准化组织制订的）的对应情况， 得到规范的测试报告
信号完整性测试的基础——信号保真度
34
2018/12/16
信号完整性测试的工具
35
2018/12/16
信号完整性的基本分析方法
36
2018/12/16
高速信号完整性测试的准备
需要了解的背景知识
–信号完整性的概念和内容 –常见的信号完整性问题的现象、原因 –常见的信号完整性问题解决方法 –对软件仿真、硬件设计、PCB设计测试的了解
Tx + Interconnect
Interconnect (by itself)
Rcv
3
Tx
+ + - path
+ + -
Test point
4
Test point
+ path
+ -
Test point
Tx+ +来自- path path+ +
-
Test point
Rcv
Test point
+
path path
20
2018/12/16
抖动、噪声和误码原因分析
链路的BER只受到抖动影响
– 抖动分离可以查看根本原因 – 准确的BER推断和浴缸曲线
信号损伤主要是抖动
有时引起BER的原因主要是噪声
– 抖动分离对了解BER性能根本原因的作用非常小
信号损伤主要是噪声
通常情况下同时受到抖动和噪声的影响
– 抖动分离只能解决部分问题
„我发现眼图是闭合的
18
2018/12/16
均衡和预加重的测试
软件实现均衡:
张开眼图进行显示 (示波 器作为接收端)
让设计人员看到接收端内 部的信号波形情况
我们可以使用80SJNB软件 分析均衡后的信号
针对已知PRBS码型自动获 得 Taps 值
19
2018/12/16
抖动、眼图和浴盆曲线
差分信号传输过程会受到探头负载影响
41
2018/12/16
探头的选择——等效负载举例
42
2018/12/16
探头输入阻抗对信号传输的影响
Input Impedance
100M 10M 1M 100k 10k 10X Passive 10 pF/10 M 10X Passive probe loading goes to 159 at 100 MHz
调试
–调试的目的：发现问题，解决问题 –问题是否是硬件设计的问题？ –问题是否是器件的原因：驱动能力？模型？ –问题是否是布局布线的问题：拓扑？端接？阻抗？走线长度？串扰？
6
2018/12/16
信号完整性在硬件不同阶段的工作
需求分析、方案选 择（define）
原理图设计阶段 （sch design）
15
2018/12/16
链路建模的两种方法：仿真和测试
目前常用的高速电路仿真软件
– – – ANSOFT HSPICE CADENCE
建立在模型的基础上
– 器件厂家提供的IBIS模型/SPICE模 型/S参数等 – 自己建模得到的链路模型如过孔/传 输线模型等
优点 节约硬件成本：可以在设计前进行仿 真分析 降低设计风险 灵活：不同走线长度，不同速率，不 同环境情况下的分析
– PCIE、SATA、Ethernet、USB„„
使用示波器采集和存储信号，并用其它自定义方法分析 电流－电压和瞬态功率测量
测试系统的组成部分
„„
45
2018/12/16
示波器的几个角色
最通用的调试工具
– – – – 发现问题 定位问题 分析问题 解决问题
观察信号的有无，大致是否和期望 相符
抖动和噪声同时造成信号损伤
21 2018/12/16
更完整/更准确地分析BER
更准确地推断眼图轮廓和BER
误码率 (BER)
抖动分离
噪声分离
= 无界 = 有界
总抖动 (TJ)
总噪声 (TN)
随机抖动 (RJ)
确定性抖动 (DJ)
随机噪声 (RN)
确定性噪声 (DN)
周期性抖动 (PJ)
数据相关抖动 (DDJ)
信号完整性分析的目的就是用最小的成本，最快的时间使产品达到波形完 整性、时序完整性、电源完整性的要求。
5
2018/12/16
测试能帮我们做些什么？
验证
–验证我们的硬件设计是否符合设计要求 –验证我们的信号质量是否达到设计要求：波形，时序，电源 –验证仿真结果和实测结果的一致性：波形，时序，电源 –验证模型的准确性
串扰引起的现象和根源
25
2018/12/16
波形的测试－－单调性测试
26
2018/12/16
波形的测试－－地弹
27
2018/12/16
波形的测试——反射
28
2018/12/16
眼图测试——噪声
29
2018/12/16
眼图测试——抖动
30
2018/12/16
茶歇和Q/A
31
2018/12/16
f0 =
DUT
NOTE: VCC 为交流对地
39
2018/12/16
你的电路是这辆车，货物是探头负载
太重的探头负载会让信号不能正常工作！
40
2018/12/16
探头的选择——等效负载举例
一个CMOS逻辑器件驱动了七个门，连接了一个10X衰减探头后有什么后 果？ CMOS电路，24pf/Load，3fp/Gate
电源分配系统设计主要包括电压调整模块、去耦电容和电源/地平面三 方面的设计。设计不当产生的后果是同步切换噪声（SSN），也被称为 同步切换输出（SSO）或电源/地弹噪声，主要是由封装和插座电感而引 起的。
14
2018/12/16
PI问题：测试
测试工具：示波器，50欧姆同轴电缆，50欧姆可焊接电缆，隔直板 选择AC耦合，50欧姆输入阻抗测试全频段的噪声，之后选择1M欧姆输入 阻抗测试低频段噪声。同时通过FFT变换，知道频谱分布。
+
+ -
Test point
Tx
+ + - -
+ + -
Test point
Rcv
Test point
+ -
Test point
-
4
2018/12/16
信号完整性内容
波形完整性（Waveform integrity） 时序完整性（Timing integrity） 电源完整性（Power integrity）
8
2018/12/16
波形测试
幅度、上升时间、下降时间、频率、周期、单调性、噪声、上冲下冲、 振铃等等 毛刺、矮波、宽度等 抖动测试、眼图测试
9
2018/12/16
波形测试——模板测试
10
2018/12/16
时序测试
时序测试的内容：
–建立时间、保持时间测试 –走线长度测试 –抖动测试
高精度信号完整性基础
32
2018/12/16
内容
信号完整性内容 高精度信号完整性测试基础
–信号保真度 –信号完整性测试的关键指标 –流行的信号完整性测试设备