1111简易加减计算器

电子技术课程设计报告

设计题目：

专业班级：

学生姓名：

指导教师：

设计时间：

机械电气工程学院电气工程系

摘要

通过开关输入待计算的数字，并通过数码管显示，然后经过加法器实现加法运算，由于减法运算可通过补码实现，故减法也通过加法器实现，通过开关选择做何种运算，最后通过数码管显示计算结果。

目录

一、设计任务

二、系统总体设计方案

三、系统分析与设计

四、系统总体框图

五、电路工作原理及特点

六、各部分电路的主要工作原理简介及基本参数的计算，各元件的计算与选择

七、总电路图、元器件清单、仪器仪表清单

八、系统安装、调试与参数测量

九、改进意见与收获体会

十、主要参考资料

正文：

一、设计任务

1、用于两位一下十进制的加减运算。

2、以合适方式显示输入数据及计算结果。

二、系统总体设计方案

通过开关J1-J8接不同的高低电平来控制输入端所置的两个一位十进制数，译码显示器U10和U13分别显示所置入的两个数。数A直接置入四位超前进位加法器74LS283的A4-A1端，74LS283的B4-B1端接四个2输入异或门。四个2输入异或门的一输入端同时接到开关S1上，另一输入端分别接开关J5-J8，通过开关J5-J8控制数B的输入。当开关S1接低电平时，B与0异或的结果为B，通过加法器74LS283完成两个数A和B的相加。当开关J1接高电平时，B与1异或的结果为B非，置

入的数B在74LS283的输入端为B的反码，且74LS283的进位信号C0为1，其完成S=A+B（反码）+1，实际上其计算的结果为S=A-B完成减法运算。由于译码显示器只能显示0-9，所以当A+B>9时不能显示，我们在此用另一片芯片74LS283完成二进制码与8421BCD码的转换，即S>9（1001）2时加上6（0110）2，产生的进位信号送入译码器U15来显示结果的十位，U14显示结果的个位。由于减法运算时两个一位十进制数相减不会大于10，所以不会出现上述情况，用一片芯片U14即可显示结果。

三、系统分析与设计

第一步置入两个四位二进制数。例如（1001）2,（0011）2和（0101）2，（1000）

，同时在两个七段译码显示器上显示出对应的十进制数9，3和5，8。

2

第二步通过开关选择加（减）运算方式；

第三步若选择加运算方式所置数送入加法运算电路进行运算；同理若选择减运算方式，则所置数送入减法运算电路运算；

第四步前面所得结果通过另外两个七段译码器显示。即：

若选择加法运算方式，则（1000）2+（0110）2=（1110）2十进制8+6=14

并在七段译码显示器上显示14。

若选择减法运算方式，则（0101）2-（1000）2=（10011）2十进制5-8= -3

并在七段译码显示器上显示-3。

四、系统总体框图

五、电路工作原理及特点

通过开关输入待计算的数字，并通过数码管显示，然后经过加法器74LS183实现加法运算，由于减法运算可通过补码实现，故减法也通过加法器实现，通过开关选择做何种运算，最后通过数码管显示计算结果。

采用的是超前进位的方式来实现四位逻辑运算的，每位的进位只有加数和被加数决定，而与低位的进位无关，它的运算速度高。

六、各部分电路的主要工作原理简介及基本参数的计算，各元件的计算与选择

1、加法电路的实现

用两片4位全加器74LS183和门电路设计一位8421BCD码加法器。

由于一位8421BCD数A加一位数B有0到18这十九种结果。而且由于显示的关系,当大于9的时候要加六转换才能正常显示，所以设计的时候有如下的真值表：

由前16项得：

1323012301230123012301230123S S S S S S S S S S S S S S S S S S S S S S S S S S S S Y +=+++++=

由后10项得：

1O Y C ==

由以上两式得

Y=C O +S 3S 2+S 3S 1

由于用与非门比较方便所以我们选用了与非门电路有以下两种选择： (1)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =∙∙ (2)443424434244342Y=C +S S +S S =C +S S +S S C S S S S =∙∙

但由于（1）方式简单所以我们选用了（1）方式得到了如下的理论图: 加法电路

图2加法实现电路

2、减法电路的实现

该电路功能为计算A-B 。若n 位二进制原码为N 原，则与它相对应的补码为 N 补=2n -N 原，补码与反码的关系式为N 补=N 反+1，A-B=A+B 补-2n =A+B 反+1-2n

因为B ⊕1= B 非，B ⊕0=B ，所以通过异或门74LS86对输入的数B 求其反码，并将进位输入端接逻辑1以实现加1，由此求得B 的补码。加法器相加的结果为：

A+B反+1

由于2n=24=(10000)2,相加结果与相2n减只能由加法器进位输出信号完成。当进位输出信号为1时，它与2n的差为0；当进位输出信号为0时，它与2n差值为1，同时还要发出借位信号。因为设计要求被减数大于或等于减数，所以所得的差值就是A-B差的原码，借位信号为0。

减法电路：

图3减法实现电路

七、总电路图、元器件清单

元器件清单

1、加法电路器件

可用的加法运算器件为超前进位加法器74LS283或者4008来实现，还需用到2

输入与门74LS08，3输入或门。

图4-7 74LS283和4008的引脚图