中国石油大学-计算机组成原理组卷

计算机组成原理试卷

一选择（10’）

1.冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是

A.指令操作码的译码结果

B.指令和数据的寻址方式

C.指令周期的不同阶段

D.指令和数据所在的存储单元

选C

分析：完成一条指令可以分成取指令和执行指令，取指时访问存储器将指令取出，执行时访问存储器把操作数取出。

2.下列关于RISC的叙述中，错误的是

A. RISC普遍采用微程序控制器

B. RISC大多数指令在一个时钟周期内完成

C. RISC的内部通用寄存器数量相对CISC多

D. RISC的指令数、寻址方式和指令格式种类相对CISC少

选A

分析：RISC不用或者少用微程序控制器

3.假设某系统总线在一个总线周期中并行传输4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是

A. 10MB/s

B. 20MB/s

C. 40MB/s

D. 80MB/s

选B

分析：总线带宽是指单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量。所以：4*10/2=20MB/s

4.某计算机存储器按字节编址主存地址空间大小为64MB现用4M×8位的RAM芯片组成32MB 的主存储器，则存储器地址寄存器MAR的位数至少是

A．22位B．23位C．25位D．26位

选D

分析：64MB的主存地址空间，故而MAR的寻址范围是64M，log2（64M）=26，故而是26位。而实际的主存的空间不能代表MAR的位数。

5.某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是

A．0.02% B．0.05% C．0.20% D．0.50%

选C

分析：每秒200次查询，每次500个周期，则每秒最少200×500﹦10 0000个周期，100000÷50M=0.20%。

6.．某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共有 33 个微命令，构成 5 个互斥类，分别包含 7、3、12、5 和 6 个微命令，则操

作控制字段至少有

A. 5 位

B. 6 位

C.15 位

D. 33 位

选C

分析：操作控制字段采用字段直接编码法，将微指令拆成诺干个小字段，互斥微指令可以在同一个字段，所以5个互斥微指令分别需要 3，2，4，3，3，共15位。

7.响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括

I. 关中断 II.保存通用寄存器的内容

III.形成中断服务程序入口地址并送 PC

A. 仅 I、II

B. 仅 I、III

C. 仅 II、III

D. I、II、

II

选B

分析：响应外部中断的过程中包括关中断,保护断点,形成中断服务程序入口地址并送 PC ,而保存通用寄存器的内容是在进入中断服务程序后首先进行的操作。

8.某数采用IEEE 754 单精度浮点数格式表示为C640 0000H，则该数的值是

A. -1.5×213

B. -1.5×212

C. -0.5x×213

D. -0.5×212

选 A

分析：IEEE 754 单精度浮点数格式为C640 0000H，二进制格式为

1100 0110 0100 0000 0000 0000 0000 0000，转换为标准的格式为：

因此，浮点数的值为-1.5×213

9.. 某计算机主存地址空间大小为256 MB，按字节编址。虚拟地址空间大小为4 GB，采用页式存储管理，页面大小为4 KB，TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。

则对虚拟地址03FF F180H进行虚实地址变换的结果是

A. 015 3180H

B. 003 5180H

C. TLB缺失

D. 缺页

选 A

分析：虚拟地址为03FF F180H，其中页号为03FFFH，页内地址为180H，根据题目中给出的页表项可知页标记为03FFFH 所对应的页框号为0153H，页框号与页内地址之和即为物理地址015 3180 H。

10. 下列关于中断I/O方式和DMA方式比较的叙述中，错误的是

A. 中断I/O方式请求的是CPU处理时间，DMA方式请求的是总线使用权

B. 中断响应发生在一条指令执行结束后，DMA响应发生在一个总线事务完成后

C. 中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成

D. 中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备

选D

分析：中断处理方式：在I/O 设备输入每个数据的过程中，由于无需CPU干预，因而可使CPU与I/O设备并行工作。仅当输完一个数据时，才需CPU花费极短的时间去做些中断处理。因此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块；DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的，或者相反；仅在传送一个或多个数据块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D 的说法不正确。

二填空题（30分）

1.．某容量为 256MB 的存储器由若干 4M×8 位的 DRAM 芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（19）。

解．

4M×8 位的芯片数据线应为 8 根，地址线应为 log24M=22 根，而 DRAM 采用地址复用技术，地址线是原来的 1/2，且地址信号分行、列两次传送。地址线数为 22/2=11 根，所以地址引脚与数据引脚的总数为 11+8=19 根。

2.CPU存取出一条指令并执行该指令的时间叫（指令周期），它通常包含若干个（ CPU 周期），而后者又包含若干个（时钟周期）。

3. 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。

4.广泛使用的（SRAM ）和DRAM 都是半导体随机读写存储器。前者的速度比后者快，但