《集成电路工艺原理》PPT课件
合集下载
《集成电路工艺》课件
集成电路工艺设备
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
薄膜制备设备
化学气相沉积设备
用于在硅片上沉积各种薄膜，如氧化硅、氮化硅 等。
物理气相沉积设备
用于沉积金属、合金等材料，如蒸发镀膜机。
化学束沉积设备
通过离子束或分子束技术，在硅片上形成高纯度 、高质量的薄膜。
光刻设备
01
02
03
投影式光刻机
将掩膜板上的图形投影到 硅片上，实现图形的复制 。
降低成本
集成电路工艺能够实现大规模生产，降低了单个电子 元件的成本。
促进技术进步
集成电路工艺的发展推动了半导体制造技术的进步， 促进了微电子产业的发展。
02
CATALOGUE
集成电路制造流程
薄膜制备
物理气相沉积（PVD）和化学气相沉积（CVD ）是最常用的两种沉积技术。
薄膜的厚度、均匀性和晶体结构等特性对集成电路的 性能和可靠性具有重要影响。
分类
按照制造工艺技术，集成电路可分为 薄膜集成电路和厚膜集成电路；按照 电路功能，集成电路可分为模拟集成 电路和数字集成电路。
集成电路工艺的发展历程
小规模阶段
20世纪60年代，晶体管被集成 在硅片上，形成了小规模集成 电路。
大规模阶段
20世纪80年代，微处理器和内 存被集成在硅片上，形成了大 规模集成电路。
02
它通过化学腐蚀和机械研磨的协同作用，将硅片表面研磨得更
加平滑，减小表面粗糙度。
抛光液的成分、抛光压力和抛光时间等参数对抛光效果具有重
03
要影响。
03
CATALOGUE
集成电路工艺材料
硅片
硅片是集成电路制造中最主要的材料之一，其质量直 接影响集成电路的性能和可靠性。
集成电路工艺原理(PPT 40页)
17
n
离子 E2
B
17 keV
e
n
P 150 keV
As, Sb >500 keV
n
INFO130024.01
集成电路工艺原理
第七章 离子注入原理 (上)
18
射程终点（EOR） 处晶格损伤大
表面处晶格 损伤较小
INFO130024.01
集成电路工艺原理
第七章 离子注入原理 (上)
19
R：射程（range） 离子 在内的总路线长度
离子注入的基本过程
将某种元素的原子或携 带该元素的分子经离化 变成带电的离子
在强电场中加速，获得 较高的动能后，射入材 料表层（靶）
以改变这种材料表层的 物理或化学性质
INFO130024.01
集成电路工艺原理
第七章 离子注入原理 (上)
6
离子注入特点
可通过精确控制掺杂剂量（1011-1018 cm-2）和能量（1-400 keV）来 达到各种杂质浓度分布与注入浓度
第七章 离子注入原理 (上)
28
注入离子的真实分布
CxCPexp12xRRpp
2
真实分布非常复杂，不服从严格的高斯分布
当轻离子硼（B）注入到硅中，会有较多的硼离子受到大 角度的散射（背散射），会引起在峰值位置与表面一侧有 较多的离子堆积；重离子散射得更深。
平面上杂质掺杂分布非常均匀（1% variation across an 8’’ wafer） 表面浓度不受固溶度限制，可做到浅结低浓度 或深结高浓度 注入元素可以非常纯，杂质单一性 可用多种材料作掩膜，如金属、光刻胶、介质；可防止玷污，自由
度大 离子注入属于低温过程（因此可以用光刻胶作为掩膜），避免了高
集成电路工艺原理PPT教案
第33页/共40页
g线和i线光刻胶的组成
（正胶－positive photoresist, DNQ）
a) 基底：树脂 是一种低分子量的酚醛树脂 (novolac, a polymer) 本身溶于显影液，溶解速率为15 nm/s。
b)光敏材料（PAC－photoactive compounds) 二氮醌 (diazoquinone, DQ)
或
NA聚光光路 S= NA投影光路
第29页/共40页
一般S＝0.5-0.7
特征尺寸大
特征尺寸小
2W 横坐标：归一化的空间频率，线条数/mm/截止频率
空间频率＝1/(2W), W是等宽光栅的线条宽度，2W即Pitch
按照瑞利判据归一化，即0＝1/R＝ NA/0.61 （截止频率）
31
第30页/共40页
例题：假定某种光刻胶可以MTF＝0.4分辨图形，如果曝光系统的NA＝0.35，＝ 436 nm（g-line），S＝0.5。则光刻分辨的最小尺寸为多少？如果采用i线光源呢？ 解：从图中可以知道：S＝0.5 ，MTF＝0.4，对应于=0.520。 ＝436 nm时，0＝NA/0.61＝0.35/(0.61×0.436)＝ 1.32/mm 即分辨率为每mm的0.686对（=0.520 ） 最小线条的分辨尺寸为0.73 mm或pitch＝1.46 mm 若＝365 nm（i-line），则分辨尺寸可减小为0.61 mm。 DOFg-line＝3.56 mm， DOFi-line＝2.98 mm（假定k2＝1）
掩模版制作
光刻机工作模式：
接触式，接近式，扫描式， 步进式，步进扫描式
R
k1
NA
DOF
k2
( NA)2
光源：g线、i线，DUV， 193DUV，VUV，EUV 汞灯、准分子激光、激光激 发Xe等离子体
g线和i线光刻胶的组成
（正胶－positive photoresist, DNQ）
a) 基底：树脂 是一种低分子量的酚醛树脂 (novolac, a polymer) 本身溶于显影液，溶解速率为15 nm/s。
b)光敏材料（PAC－photoactive compounds) 二氮醌 (diazoquinone, DQ)
或
NA聚光光路 S= NA投影光路
第29页/共40页
一般S＝0.5-0.7
特征尺寸大
特征尺寸小
2W 横坐标：归一化的空间频率，线条数/mm/截止频率
空间频率＝1/(2W), W是等宽光栅的线条宽度，2W即Pitch
按照瑞利判据归一化，即0＝1/R＝ NA/0.61 （截止频率）
31
第30页/共40页
例题：假定某种光刻胶可以MTF＝0.4分辨图形，如果曝光系统的NA＝0.35，＝ 436 nm（g-line），S＝0.5。则光刻分辨的最小尺寸为多少？如果采用i线光源呢？ 解：从图中可以知道：S＝0.5 ，MTF＝0.4，对应于=0.520。 ＝436 nm时，0＝NA/0.61＝0.35/(0.61×0.436)＝ 1.32/mm 即分辨率为每mm的0.686对（=0.520 ） 最小线条的分辨尺寸为0.73 mm或pitch＝1.46 mm 若＝365 nm（i-line），则分辨尺寸可减小为0.61 mm。 DOFg-line＝3.56 mm， DOFi-line＝2.98 mm（假定k2＝1）
掩模版制作
光刻机工作模式：
接触式，接近式，扫描式， 步进式，步进扫描式
R
k1
NA
DOF
k2
( NA)2
光源：g线、i线，DUV， 193DUV，VUV，EUV 汞灯、准分子激光、激光激 发Xe等离子体
集成电路工艺原理0ppt课件
10
2 材料生长与淀积
Si3N4的作用
芯片最终表面的保护层 形成高介电常数的绝缘层
Si3N4的制备
化学气相淀积(CVD)
3SiH4+4NH3 (气) (气)
Si3N4+12H2 (固) (气)
Si3N4
11
2 材料生长与淀积 多晶硅:特点与制备
多晶硅的特点
通过掺杂可以成为准导体 与二氧化硅结合良好 容易覆盖高熔点金属(如钛、钵、钨等) 电导率不如金属
26
3 光刻和刻蚀
淀积工艺
27
3 光刻和刻蚀
自对准工艺
28
4 CMOS工艺流程
N阱CMOS工艺流程
基本流程（1）
（a）有外延层的初始圆片 （b）在P-外延层中形成N阱
（c）用氮化物或氧化物确定有源区
29
4 CMOS工艺流程 基本流程（2）
（d）硅片刻蚀 （e）场氧生长 （f）表面去除氮化物或氧化物
外延生长
外延生长的目的
形成不同的掺杂种类 形成不同的掺杂浓度 形成不同的材料类型
外延生长的方法
化学气相淀积（CVD） 液态生长（LPE） 分子束外延生长(MBE) 金属有机物气相外延生长（MOVPE）
7
2 材料生长与淀积
SiO2:特点与作用
SiO2的特点
性能优良的绝缘体
与大多数材料（半导体、金属）附着性良好
在硅片上容易生长或淀积
SiO2的作用
栅氧：MOSFET栅电容介质 场氧：有源区之间的电隔离
层间介质：多层金属互连线之间的电隔离
对某些杂质起屏蔽作用,实现选择扩散
8
2 材料生长与淀积
第一章集成电路的基本制造工艺ppt课件
➢ 由于SOC（系统芯片）的出现，给IC设计者提出了 更高的要求，也面临着新的挑战：设计者不仅要懂系 统、电路，也要懂工艺、制造。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
半导体材料：硅
扩散
➢ 替位式扩散：杂质离子占据硅原子的位：
Ⅲ、Ⅴ族元素
一般要在很高的温度(950～1280℃)下进行 磷、硼、砷等在二氧化硅层中的扩散系数
均远小于在硅中的扩散系数，可以利用氧 化层作为杂质扩散的掩蔽层。
➢ 间隙式扩散：杂质离子位于晶格间隙：
Na、K、Fe、Cu、Au 等元素 扩散系数要比替位式扩散大6～7个数量级
2(Dt) 2
其中，NT：预淀积后硅片表面浅层的P原子浓度
N T311 0 5 (1cm )
D：P的扩散系数 t ：扩散时间 x：扩散深度
只要控制NT 、T、t 三个因素就可以决定扩散深度及浓度。
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路芯片的显微照片
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
V ss
p o ly 栅
V dd 布 线 通 道 参考孔
N+
P+
有源区
集成电路的内部单元(俯视图)
经营者提供商品或者服务有欺诈行为 的，应 当按照 消费者 的要求 增加赔 偿其受 到的损 失，增 加赔偿 的金额 为消费 者购买 商品的 价款或 接受服 务的费 用
集成电路工艺.pptx
3.4 引线键合：用金引线把集成电路管芯上的压 焊点与外壳或引线框架上的外引线内引出端通 过键合连接起来。 相关设备>>引线键合机
15
3.5 封装：密封组件用作机械和外界保护。为保 证封装质量，管壳必须具有良好的气密性、足 够的机械强度、良好的电气性能和热性能。 相关设备>>塑封压机 切筋打弯机 打标机
分！！
1
本门课程共分几大块来介绍： 一、绪论
主要介绍微电子器件工艺的发展历史，集成电路的发展历 史及工艺实例。 二、硅的晶体结构 主要介绍硅晶体的特点，晶向，晶面，缺陷，杂质等等。 三、热处理及离子注入 氧化，扩散，离子注入工艺 四、薄膜工艺 物理气相淀积，化学气相淀积，外延工艺 五、图形转移工艺 光刻与刻蚀 六、工艺集成 金属化与多层互连，工艺集成 七、后工艺，测试 减薄，蒸金，划片，烧结，键合，封装，测试
1.5 清洗：合理的清洗是保证硅片表面质量的重 要条件。在晶片制备过程中需要多次清洗，以 去除残留在晶片表面或边缘的废屑等。 相关设备>> 清洗机 冲洗甩干机
8
2. 前道工艺
2.1 外延：在单晶衬底晶片上生长一层具有与基片不同 电子特性的薄硅层。 相关设备>>外延炉
2.2 氧化：在高温下，氧和水蒸气跟硅表面起化学作用， 形成薄厚均匀的硅氧化层。 相关设备>>氧化炉
• 集成电路的制造工艺流程十分复杂，而且 不同的种类、不同的功能、不同的结构的集成 电路，其制造的工艺流程也不相同。人们通常 以最小线宽（或称特征尺寸）、硅晶圆片的直 径和动态随机存储器的容量，来评价集成电路 制造工艺的发展水平。
35
• 在表0-1中列出了从1995年到2010年集成电路
的发展情况和展望。
15
3.5 封装：密封组件用作机械和外界保护。为保 证封装质量，管壳必须具有良好的气密性、足 够的机械强度、良好的电气性能和热性能。 相关设备>>塑封压机 切筋打弯机 打标机
分！！
1
本门课程共分几大块来介绍： 一、绪论
主要介绍微电子器件工艺的发展历史，集成电路的发展历 史及工艺实例。 二、硅的晶体结构 主要介绍硅晶体的特点，晶向，晶面，缺陷，杂质等等。 三、热处理及离子注入 氧化，扩散，离子注入工艺 四、薄膜工艺 物理气相淀积，化学气相淀积，外延工艺 五、图形转移工艺 光刻与刻蚀 六、工艺集成 金属化与多层互连，工艺集成 七、后工艺，测试 减薄，蒸金，划片，烧结，键合，封装，测试
1.5 清洗：合理的清洗是保证硅片表面质量的重 要条件。在晶片制备过程中需要多次清洗，以 去除残留在晶片表面或边缘的废屑等。 相关设备>> 清洗机 冲洗甩干机
8
2. 前道工艺
2.1 外延：在单晶衬底晶片上生长一层具有与基片不同 电子特性的薄硅层。 相关设备>>外延炉
2.2 氧化：在高温下，氧和水蒸气跟硅表面起化学作用， 形成薄厚均匀的硅氧化层。 相关设备>>氧化炉
• 集成电路的制造工艺流程十分复杂，而且 不同的种类、不同的功能、不同的结构的集成 电路，其制造的工艺流程也不相同。人们通常 以最小线宽（或称特征尺寸）、硅晶圆片的直 径和动态随机存储器的容量，来评价集成电路 制造工艺的发展水平。
35
• 在表0-1中列出了从1995年到2010年集成电路
的发展情况和展望。
集成电路工艺原理3PPT教案
第176页/共85页
3.2热扩散微观机构和宏观描述
间隙式扩散
在x处单位体积上的间隙原子数就是该处的一个轴线 平行于x轴、长度为a、截面积为1的圆柱体内的间隙原子 数．即N(x)·a，同样，在x+a处单位体积上的间隙原子数为 N(x+a)·a。因此，间隙原子在单位时间内通过单位截面积、
由x处跳跃到x+a处的原子数目为N(x)aPi，而由x+a处跳跃 到x处的原子数目为N(x+a)aPi 。
计算的，稍有“污染”，则扩散结果就失效；
第87页/共85页
3.1 引言
离子注入过程
离子注入的过程
电离
加速
原子
离子
高能离子（100—200keV）
质量分析 去除不需要的离子 注入硅 退火
（使杂质在硅中就位，减少缺陷）
第98页/共85页
3.1 引言
离子注入特点
优点 缺点
一次到位：杂质分布为高斯分布； 杂质源纯度很高，可以分离出同位素；
x 式中负号表示扩散是由高浓度处向低浓度处进 行的；比例常数D是粒子的扩散系数(取决于粒子本 身的性质和扩散条件)。
第112页/共85页
3.2热扩散微观机构和宏观描 述
扩散微观机构
半导体中的原子是按一定规则连续排列的。 杂质原子如何才能扩散进入到半导体中去呢？典 型的方式有两种：半径较小的杂质原子可以从半 导体晶格的间隙中“挤”进去，这就是所谓“间 隙式”扩散；半径较大的杂质原子则只能替代半 导体原子而占据格点的位置，再依靠周围空的格 点(即空位)来进行扩散，这就是所谓“替位式” 扩散。
第198页/共85页
3.2热扩散微观机构和宏观描述
间隙式扩散的扩散系数 由费克第一定律 J (x,t) D N (x,t) 比较可知：
3.2热扩散微观机构和宏观描述
间隙式扩散
在x处单位体积上的间隙原子数就是该处的一个轴线 平行于x轴、长度为a、截面积为1的圆柱体内的间隙原子 数．即N(x)·a，同样，在x+a处单位体积上的间隙原子数为 N(x+a)·a。因此，间隙原子在单位时间内通过单位截面积、
由x处跳跃到x+a处的原子数目为N(x)aPi，而由x+a处跳跃 到x处的原子数目为N(x+a)aPi 。
计算的，稍有“污染”，则扩散结果就失效；
第87页/共85页
3.1 引言
离子注入过程
离子注入的过程
电离
加速
原子
离子
高能离子（100—200keV）
质量分析 去除不需要的离子 注入硅 退火
（使杂质在硅中就位，减少缺陷）
第98页/共85页
3.1 引言
离子注入特点
优点 缺点
一次到位：杂质分布为高斯分布； 杂质源纯度很高，可以分离出同位素；
x 式中负号表示扩散是由高浓度处向低浓度处进 行的；比例常数D是粒子的扩散系数(取决于粒子本 身的性质和扩散条件)。
第112页/共85页
3.2热扩散微观机构和宏观描 述
扩散微观机构
半导体中的原子是按一定规则连续排列的。 杂质原子如何才能扩散进入到半导体中去呢？典 型的方式有两种：半径较小的杂质原子可以从半 导体晶格的间隙中“挤”进去，这就是所谓“间 隙式”扩散；半径较大的杂质原子则只能替代半 导体原子而占据格点的位置，再依靠周围空的格 点(即空位)来进行扩散，这就是所谓“替位式” 扩散。
第198页/共85页
3.2热扩散微观机构和宏观描述
间隙式扩散的扩散系数 由费克第一定律 J (x,t) D N (x,t) 比较可知：
集成电路工艺原理 ppt课件
6/43
不足之处: 可靠性低、噪声大、放大率低等缺点
7/43
1948年 W. Shockley 提出结型晶体管概念
1950年 第一只NPN结型晶体管
8/43
Ti 公司的Kilby 12个器件，Ge 晶体
9/43
(Fairchild Semi.)
Si IC
J. Kilby－TI 2000诺贝尔物理奖
16/43
Physical gate length in nm
We are here.
Source silicide urce
Drain
Year
No complete technological solution available !!!
gate oxide channel
1/43
集成电路工艺原理
2/43
大纲（1）
教科书：
1. 王蔚，田丽，任明远，“集成电路制造技术－原理与工艺” 2. J.D. Plummer, M.D. Deal, P.B. Griffin, “硅超大规模集成电路工艺
技术-理论、实践与模型”
参考书：
• C.Y. Chang, S.M. Sze, “ULSI Technology” • 王阳元 等,“集成电路工艺原理” • M. Quirk, J. Serda, “半导体制造技术”
12/43
• SSI (小型集成电路)，晶体管数 10~100，门数<10 • MSI (中型集成电路)，晶体管数 100~1,000，10<门数<100 • LSI (大规模集成电路)，晶体管数 1,000~100,000，门数>100 • VLSI (超大规模集成电路)，晶体管数 100,000~ 1,000,000 • ULSI (特大规模集成电路) ，晶体管数>1,000,000 • GSI (极大规模集成电路) ，晶体管数>109 • SoC－－system-on-a-chip/SIP－－system in packaging
集成电路工艺简介课件
制程成本
随着制程技术的不断升级，制程成本也在不断攀升，需要寻 找更经济、更高效的制程方案。
制程良率挑战
缺陷控制
在集成电路制造中，缺陷控制是提高制程良率的关键，需要加强缺陷检测和分类，提高缺陷修复 效率。
工艺控制
工艺控制是提高制程良率的另一个关键因素，需要加强工艺参数的监控和控制，确保工艺的稳定 性和重复性。
。
02
光刻技术包括曝光、显影、去胶等步骤，其中 曝光是最核心的步骤。
04
光刻技术的分辨率和精度直接影响到集成电路的性 能和可靠性。
刻蚀技术
刻蚀技术是将硅片表面的材料去除或 刻入的过程，是实现电路图案转移的 关键步骤之一。
湿法刻蚀具有设备简单、操作方便等 优点，但各向同性刻蚀和侧壁腐蚀等 问题限制了其应用范围。
02
集成电路制造工艺流程
前段工艺流程
薄膜制备
通过物理或化学气相沉积等方法，在 硅片上形成一层或多层薄膜材料，如 氧化硅、氮化硅等。
刻蚀工艺
通过离子注入或扩散方法，将特定元 素引入硅片中，形成不同导电类型的 区域。
光刻工艺
通过光刻技术将设计好的电路图案转 移到光敏材料上，形成电路图形的掩 模版。
掺杂工艺
新设备的研发
新设备的研发是推动集成电路制造技 术发展的关键因素之一，如新型光刻 机、刻蚀机等。
05 案例分析
案例一：CMOS图像传感器制造工艺流程
衬底选择与准备
根据器件性能要求选择合适的衬底材料，并 进行表面处理，为后续工艺做准备。
掺杂与退火
为了调整材料性能，需要进行掺杂和退火处理。
薄膜沉积
在衬底上沉积所需厚度的薄膜，如光电转换层 、电极层等。
掺杂与注入技术可以分为扩散和注入 两种方法。
随着制程技术的不断升级，制程成本也在不断攀升，需要寻 找更经济、更高效的制程方案。
制程良率挑战
缺陷控制
在集成电路制造中，缺陷控制是提高制程良率的关键，需要加强缺陷检测和分类，提高缺陷修复 效率。
工艺控制
工艺控制是提高制程良率的另一个关键因素，需要加强工艺参数的监控和控制，确保工艺的稳定 性和重复性。
。
02
光刻技术包括曝光、显影、去胶等步骤，其中 曝光是最核心的步骤。
04
光刻技术的分辨率和精度直接影响到集成电路的性 能和可靠性。
刻蚀技术
刻蚀技术是将硅片表面的材料去除或 刻入的过程，是实现电路图案转移的 关键步骤之一。
湿法刻蚀具有设备简单、操作方便等 优点，但各向同性刻蚀和侧壁腐蚀等 问题限制了其应用范围。
02
集成电路制造工艺流程
前段工艺流程
薄膜制备
通过物理或化学气相沉积等方法，在 硅片上形成一层或多层薄膜材料，如 氧化硅、氮化硅等。
刻蚀工艺
通过离子注入或扩散方法，将特定元 素引入硅片中，形成不同导电类型的 区域。
光刻工艺
通过光刻技术将设计好的电路图案转 移到光敏材料上，形成电路图形的掩 模版。
掺杂工艺
新设备的研发
新设备的研发是推动集成电路制造技 术发展的关键因素之一，如新型光刻 机、刻蚀机等。
05 案例分析
案例一：CMOS图像传感器制造工艺流程
衬底选择与准备
根据器件性能要求选择合适的衬底材料，并 进行表面处理，为后续工艺做准备。
掺杂与退火
为了调整材料性能，需要进行掺杂和退火处理。
薄膜沉积
在衬底上沉积所需厚度的薄膜，如光电转换层 、电极层等。
掺杂与注入技术可以分为扩散和注入 两种方法。
现代集成电路制造工艺原理-第九章PPT课件
Learning Is To Achieve A Certain Goal And Work Hard, Is A Process To Overcome Various Difficulties For A Goal
金属钛淀积
钛充当了钨与二氧化硅间 的黏合剂
氮化钛淀积
TiN充当金属钨的扩散阻挡 层
钨淀积
钨能够无空洞地填充孔。 钨有良好的抛磨特性
磨抛钨
磨抛到局部互连介质层的 上表面
通孔1和钨塞1的形成-通孔1的形成
第一层层间介质氧化 物淀积
氧化物磨抛
磨抛后氧化层厚度约为 8000Å
第十层掩膜，第一层 层间介质刻蚀
提高金属叠加结构的稳 定性
淀积铝铜合金
99%的铝，1%的铜 提高铝的稳定性
淀积氮化钛
抗反射层
第十一层掩膜，金属刻 蚀
通孔2和钨塞2的形成-通孔2的形成
ILD-2间隙填充
高浓度等离子体化学 气相淀积
ILD-2氧化物淀积
等离子体增强化学汽 相淀积
ILD-2 氧化物平坦化 第十二层掩膜，ILD-
涂胶/显影设备&对准/曝光设备
首先对硅片进行预处理，涂胶、甩胶、烘干，然后将硅 片送入对准及曝光设备进行对准和曝光，最后回到涂胶/ 显影设备进行显影、清洗和再次烘干。
刻蚀
图9.5 干法等离子体刻蚀机示意图
刻蚀:在硅片上没有 光刻胶保护的地方 留下永久的图形。
常见工具
等离子体刻蚀机 等离子体去胶机 湿法清洗设备
第二层掩膜，p阱 注入
p阱注入（高能）
硼的原子量为11， 磷的原子量为31。 所以注入硼所需的 能量相当于注入磷 所需的能量的三分 之一
退火
浅槽隔离工艺-STI槽刻蚀
金属钛淀积
钛充当了钨与二氧化硅间 的黏合剂
氮化钛淀积
TiN充当金属钨的扩散阻挡 层
钨淀积
钨能够无空洞地填充孔。 钨有良好的抛磨特性
磨抛钨
磨抛到局部互连介质层的 上表面
通孔1和钨塞1的形成-通孔1的形成
第一层层间介质氧化 物淀积
氧化物磨抛
磨抛后氧化层厚度约为 8000Å
第十层掩膜，第一层 层间介质刻蚀
提高金属叠加结构的稳 定性
淀积铝铜合金
99%的铝，1%的铜 提高铝的稳定性
淀积氮化钛
抗反射层
第十一层掩膜，金属刻 蚀
通孔2和钨塞2的形成-通孔2的形成
ILD-2间隙填充
高浓度等离子体化学 气相淀积
ILD-2氧化物淀积
等离子体增强化学汽 相淀积
ILD-2 氧化物平坦化 第十二层掩膜，ILD-
涂胶/显影设备&对准/曝光设备
首先对硅片进行预处理，涂胶、甩胶、烘干，然后将硅 片送入对准及曝光设备进行对准和曝光，最后回到涂胶/ 显影设备进行显影、清洗和再次烘干。
刻蚀
图9.5 干法等离子体刻蚀机示意图
刻蚀:在硅片上没有 光刻胶保护的地方 留下永久的图形。
常见工具
等离子体刻蚀机 等离子体去胶机 湿法清洗设备
第二层掩膜，p阱 注入
p阱注入（高能）
硼的原子量为11， 磷的原子量为31。 所以注入硼所需的 能量相当于注入磷 所需的能量的三分 之一
退火
浅槽隔离工艺-STI槽刻蚀
《集成电路基本工艺》课件
硅片的表面质量对集成电路的性能也 有重要影响，需要保证表面平滑、无 缺陷。
掩膜版材料
掩膜版是集成电路制造中的重要材料之一，用于将设计 好的电路图形转移到硅片上。
掩膜版的精度和稳定性对集成电路的性能和可靠性有着 至关重要的影响，需要保证高精度和高质量。
掩膜版通常由石英、铬等材料制成，具有良好的耐腐蚀 性和透光性。
01
集成电路设计是整个集成电路工 艺流程的起点，它包括电路设计 、版图设计以及可靠性分析等环 节。
02
03
版图设计是将电路设计转化为可 以在硅片上实现的几何图形，这 一过程需要遵循一定的物理规则 和工艺条件。
04
集成电路制造
集成电路制造是将设计好的版图转移到硅片 上的过程，这一过程需要精确控制温度、压
化学机械抛光技术是一种将化学腐蚀和机械研磨 相结合的抛光技术。
化学机械抛光技术的关键在于抛光液的配方和抛 光工艺的参数控制，需要综合考虑腐蚀、研磨和 表面粗糙度等多个因素。
该技术在集成电路制造中用于实现硅片的平坦化 和表面处理，提高光刻、掺杂、刻蚀等工艺的精 度和效率。
随着集成电路技术的发展，对化学机械抛光技术 的要求也越来越高，需要不断改进和优化抛光液 的配方和工艺参数，以适应不断缩小的电路尺寸 和不断提高的加工效率需求。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
集成电路发展历程
1947年：晶体管的 发明。
1960年：硅集成电 路。
1958年：第一块锗 合金集成电路。
集成电路发展历程
新工艺
新型工艺技术如纳米压印、电子束光刻、离 子注入等的研究和应用为集成电路制造提供 了更高的精度和效率。
掩膜版材料
掩膜版是集成电路制造中的重要材料之一，用于将设计 好的电路图形转移到硅片上。
掩膜版的精度和稳定性对集成电路的性能和可靠性有着 至关重要的影响，需要保证高精度和高质量。
掩膜版通常由石英、铬等材料制成，具有良好的耐腐蚀 性和透光性。
01
集成电路设计是整个集成电路工 艺流程的起点，它包括电路设计 、版图设计以及可靠性分析等环 节。
02
03
版图设计是将电路设计转化为可 以在硅片上实现的几何图形，这 一过程需要遵循一定的物理规则 和工艺条件。
04
集成电路制造
集成电路制造是将设计好的版图转移到硅片 上的过程，这一过程需要精确控制温度、压
化学机械抛光技术是一种将化学腐蚀和机械研磨 相结合的抛光技术。
化学机械抛光技术的关键在于抛光液的配方和抛 光工艺的参数控制，需要综合考虑腐蚀、研磨和 表面粗糙度等多个因素。
该技术在集成电路制造中用于实现硅片的平坦化 和表面处理，提高光刻、掺杂、刻蚀等工艺的精 度和效率。
随着集成电路技术的发展，对化学机械抛光技术 的要求也越来越高，需要不断改进和优化抛光液 的配方和工艺参数，以适应不断缩小的电路尺寸 和不断提高的加工效率需求。
它采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布 线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个 管壳内，成为具有所需电路功能的微型结构。
集成电路发展历程
1947年：晶体管的 发明。
1960年：硅集成电 路。
1958年：第一块锗 合金集成电路。
集成电路发展历程
新工艺
新型工艺技术如纳米压印、电子束光刻、离 子注入等的研究和应用为集成电路制造提供 了更高的精度和效率。
集成电路工艺原理课件
R. Noyce－Fairchild 半导体Si，Al线
INFO130024.02
第一讲 前言
集成电路工艺原理
11/43
简短回顾：一项基于科学的伟大发明
➢Bardeen, Brattain, Shockley, First Ge-based bipolar transistor invented 1947, Bell Labs. Nobel prize ➢Kilby (TI) & Noyce (Fairchild), Invention of integrated circuits 1959, Nobel prize ➢Atalla, First Si-based MOSFET invented 1960, Bell Labs. ➢Planar technology, Jean Hoerni, 1960, Fairchild ➢First CMOS circuit invented 1963, Fairchild ➢“Moore’s law” coined 1965, Fairchild ➢Dennard, scaling rule presented 1974, IBM ➢First Si technology roadmap published 1994, USA
1st electronic computer ENIAC (1946)
1st computer(1832)
Macroelectronics
Pentium IV
Vacuum Tuber
1st transistor 1947
Microelectronics
Nanoelectronics
INFO130024.02
INFO130024.02