集成电路版图识别与提取
基于软件的集成电路版图提取系统设计
="EK"L&MPO =>?@ABC>+DEDAFDG =>?@AB>HCIEDAFDG +I2BA+D??D
第 O 行的数据
-& 边缘检测和连接
确定图像中的物体边界的另一种方法是先检测每个像素 和其直接邻域的状态， 以决定该像素是否确实处于一 个 物 体 的 边界上。具有所需特性的像素被标为边缘点。当图像中各个像 素的灰度级用来反映各像素符合边缘像素要求的程度 时 ， 这种 图像被称为边缘图像和边缘图。 一幅边缘图通常用边缘点勾画出各个物体的轮 廓 ， 但很少 能形成图像分割所需要的闭合且连通的边界。因此需要另一个 步骤才能完成物体的检测过程即边缘点连接。 边缘检测 6 7 )8 边缘检测算子检测每个像素的邻域并对灰度变化率进行 量化， 通常也包括方向的确定。有若干种方法可以使用， 其中大 多数是基于方向导在图像中某一个物体的边界上， 那么它的邻 域将成为一个灰度级变化的带。对这种变化最有用的两个特征 是灰度的变化率和方向， 它们分别以梯度向量的幅度 和 方 向 来 表示。
的算子。 ()* ， +,由下式给出：
计算机时代 !""! 年 第 #" 期
的处理。 井区设定 ! " #$ 由于集成电路版图的特点和我们提取图元的目 标 特 点 ， 进 有源区的轮廓也能给得相当精确。 本上能达到 !"#，
!!"!
实施算法的过程中有几点值得注意：一方面提取有源区 时， 我们必须对各扫描线上的像素点先进行积分， 再二 值 化 ， 这 样有利于增加对比度、 改善效果。另一个重要的方 面 就 是 必 须 保 证 /012 层 和 3411 层坐标的严格对应，也就是要保持
电子科技大学-集成电路原理实验-集成电路版图识别与提取-王向展
实验报告一、实验名称：集成电路版图识别与提取二、实验学时：4三、实验原理本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，1、仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
2、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。
3、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；完成电路的提取，并分析电路功能，应用Visio 或Cadence等软件对电路进行复原。
六、实验仪器设备（1）工作站或微机终端 1台（2）芯片显微图片 1张图11、观察芯片布局明确V DD、GND、V in1、V in2、V out、Test的压焊点。
2、根据V DD连接的有源区可以判断为PMOS管，根据比较环数推测出此IC采用了P阱工艺。
3、确定P阱工艺后，从输入端开始逐一对元器件及其连线进行辨认。
从输入端出来，直接看到在输入压焊点到输入管之间有一段多晶硅，但又无连线的“交叉”出现，排除了“过桥”的可能，初步判断为电阻，再根据其后的二极管可以判定为是与二极管组成保护电路最终与输入管相接，可断定是输入端起限流作用的电阻。
其中绿色圈标识有大片的多晶硅覆盖扩散区的区域判断为MOS电容。
图22、可见，实验图片为一个采用CMOS P阱工艺制造的放大器电路，该电路为典型的差分放大输入级。
由电路图可以看出，器件连接方式正确，逻辑上能完成确定的功能，说明提取结果是正确的。
3、整个实验过程是对IC逆向设计的尝试，IC逆向设计是IC设计的一条关键技术之一，一方面可借鉴并消化吸收先进、富有创意的版图步提取；由将二者提取的电路结合所学知识修改、完善，并最终确定电路；由用Cadence 软件搭建出所提取的电路，并完善布局；最后，由二者共同完成该实验报告。
报告评分：指导教师签字：。
集成电路版图设计(反向提取与正向设计)
集成电路设计综合实验报告班级：微电子学1201班姓名：学号：日期：2016年元月13日一.实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二.实验内容1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
2. 设计一个CMOS结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS结构的电路图。
（3）利用EDA工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC验证并修改版图。
三.实验原理1. 反向提取给定电路模块方法一:直接将版图整体提取（如下图）。
其缺点：过程繁杂,所提取的电路不够直观,不易很快分析出其电路原理及实现功能。
直接提取的整体电路结构图方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。
其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。
CMOS反相器模块CMOS反相器的symbolCMOS传输门模块 CMOS传输门的symbolCMOS三态门模块 CMOS三态门的symbolCMOS与非门模块 CMOS与非门的symbol各模块symbol按版图连接方式组合而成的整体电路经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:①当A=1，CP=0时，Q=D，Q—=D—；②当A=1，CP=1时，Q、Q—保持；③当A=0，Q=0，Q—=1。
2.CMOS结构的二选一选择器二选一选择器（mux2）的电路如图所示，它的逻辑功能是：①当sel=1时，选择输入A通过，Y=A；②当sel=0时，选择输入B通过，Y=B。
二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。
模拟集成电路版图中的对称检测与提取方法
模拟集成电路版图中的对称检测与提取方法
吕江崴;张有光;孙泉
【期刊名称】《微电子学与计算机》
【年(卷),期】2008(25)1
【摘要】新一代模拟集成电路版图自动化系统在重用原有版图时,迫切需要提取其中的匹配设计信息,以保证其输出版图的质量。
在角勾链数据结构的基础上,提出了新的对称检测、提取算法及数据结构。
该算法检测出器件之间的对称关系,进一步提取出模块之间的对称关系,并将器件级和模块级对称关系及底层的角勾链结构以独特的数据结构统一存储。
结果表明,该算法与数据结构能够有效地提取并表示设计者在版图中渗透的匹配设计思想,为版图的生成提供多级对称约束条件,从而有力地保证重用系统所输出的模拟版图的性能。
【总页数】5页(P185-189)
【关键词】模拟电路版图;计算机辅助设计;对称检测
【作者】吕江崴;张有光;孙泉
【作者单位】北京航空航天大学电子信息工程学院
【正文语种】中文
【中图分类】TP391
【相关文献】
1.一种提取LOFAR图中谱线的方法 [J], 陈敬军;马珂;蔡潇
2.边缘检测在D-InSAR变形图中提取地表断裂带的应用 [J], 佟国功;汤井田;李志
伟;任小冲
3.从二维回声图中提取速度矢量的时域检测方法 [J], 罗建;曹培杰
4.从光电容积图中提取脉搏率、呼吸率和心率的新方法 [J], 王慧敏;杨录;梁星雨
5.基于希尔伯特-黄变换方法的同轴粒子全息图中粒子轴向位置提取方法 [J], 赵晓娟;岑裕庭;郑楚君;韩鹏
因版权原因，仅展示原文概要，查看原文内容请购买。
layeditor的使用和基本器件版图提取及放大器版图提取
（集成电路反向实践）实验报告班级: 姓名: 学号: 实验日期：成绩实验一layeditor的使用和基本器件版图提取一、实验目的熟悉反向版图软件layeditor的使用，学会创建工作区，设置工作区，掌握配置版图定义层的方法，掌握提取各类电阻、电容、MOS管的方法和步骤。
二、实验原理根据提取电路网表参数，按照设计规则画出器件版图。
三、实验内容1、创建版图工作区，并配置版图定义层文件。
2、在模拟工作区中提取电阻、电容、MOS管版图。
四、实验步骤1、打开layeditor软件，打开Power_Manager_Chip_1工程创建工作区点击工程菜单→选择创建工作区。
命名：PM_AMP_2701242、配置版图定义层文件（1）添加版图层将鼠标放到任意版图层，右击选择添加版图层，会出现版图属性窗口填入：名称、GDS层、最小宽度、选择颜色、填充方式在高级选项中：可以选择该版图层为连接孔层或标注层（2）删除版图层首先选择要删除的版图层，右击选择删除版图层（3）修改版图层参数首先选择版图层，右击选择版图层属性。
3、转换工作区具体转换步骤如下，假设需要将网表工作区“NETLIST”中的数据转换为精确版图数据：(1) 用Layeditor 软件创建一个版图工作区，例如取名“LAYOUT”；(2) 在工作区“LAYOUT”中创建金属引线层：根据工作区“NETLIST”中的引线层数，在工作区“LAYOUT”中创建相应的版图层METAL1，METAL2…。
注意，版图层必须取名为METALn，n是一个数字，另外大小写必须一样。
例如，“NETLIST”中有两层引线，那么在“LAYOUT”中就创建版图层METAL1 和METAL2。
(3) 在工作区“LA YOUT”中创建引线孔层：根据工作区“NETLIST”中的引线孔层数，在工作区“LAYOUT”中创建相应的版图层VIA1，VIA2…。
注意，这些版图层必须取名为VIAn，其中n是一个数字。
实验33 模拟集成电路版图的反向提取
实验33 模拟集成电路版图的反向提取模拟集成电路具有设计难度大、应用范围宽等优点，早已成为了集成电路设计领域的重要研究热点，引起了研究者的广泛关注。
模拟集成电路版图的反向提取关乎电路设计的成败，是设计过程中的重要关键环节之一。
本实验要求学生能够独立对标准CMOS模拟集成电路版图单元，完成电路的反向提取、绘制整理和功能分析等工作。
通过对CMOS模拟集成电路版图单元的反向提取实践，锻炼和提高学生对集成半导体器件和模拟集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对模拟集成电路反向设计思想的理解，加强学生灵活运用所学《半导体物理》、《场效应器件物理》、《模拟集成电路设计》和《集成电路制造技术》等理论知识的能力。
一、实验原理1. 模拟集成电路中的集成器件在标准CMOS工艺下，模拟集成半导体器件主要有：MOS晶体管、扩散电阻、多晶硅电阻、多晶硅电容和MOS电容等。
在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。
在模拟集成电路中，MOS晶体管常常工作在线性区或饱和区，需要承受较大的功耗，这些晶体管具有较大的宽长比。
模拟集成电路版图常常不规则，这就要求在电路提取时要充分注意电路连接关系。
为了解决较大宽长比器件与版图布局资源之间的矛盾，实际版图照片中常常可以看到，以多只较小宽长比晶体管并联形式等效一只较大宽长比晶体管的情形。
这种版图尺寸的转换技术可以实现对芯片总体布局资源的充分合理利用，同时又有利于系统的整体性能提升，有着非常重要的应用。
图33.1给出了大宽长比器件转换示意图，(a)图为多只具有较小宽长比的晶体管，(b)图为这些晶体管通过共用源、漏和栅极，采用并联连接方式实现向大宽长比的转换。
(a) (b)图33.1 大宽长比器件转换示意图图33.2给出了具有较大宽长比的NMOS和PMOS晶体管的等效版图。
从图155中可以看出，NMOS和PMOS晶体管都是由四只晶体管并联组成的，由于源极、漏极和栅极分别接在一起，所以晶体管从漏极流向源极的电流具有四条路径，那么，作用结果相当于四倍宽长比的单只晶体管。
集成电路应用电路的识图方法和识图注意事项
集成电路应用电路的识图方法和识图注意事项1、了解各引脚的作用是识图的关键可以通过查阅有关集成电路应用手册了解各引脚的作用。
知道了各引脚作用后，分析各引脚外电路工作原理和电子元器件的作用就方便了。
2、了解集成电路各引脚的作用有3种方法一是查阅有关资料；而是根据集成电路的内电路框图进行分析；三是根据集成电路应用电路中各引脚外电路的特征进行分析。
3、电路分析的步骤1）直流电路分析这一步主要是进行电源和接地引脚外电路的分析。
需要注意的是，若电源引脚有多个时要分清这几个引脚之间的关系。
对多个接地引脚也要这样分清。
分清多个电源引脚和接地引脚，对修理工作是十分有用的。
2）这一部主要分析信号输入引脚和输出引脚的外电路。
当集成电路有多个输入、输出引脚时，要搞清楚是前级还是后级电路的输入、输出引脚；对于双声道电路还应分清左、右声道的输入和输出引脚。
3）其它引脚外电路的分析例如找出负反馈引脚、消振引脚等，这一步的分析是最困难的，对初学者而言要借助于介绍引脚作用的资料或内电路框图。
4）电路规律分析有了一定的识图能力后，要学会总结各种集成电路引脚外电路的规律，并要掌握这种规律，这对提高识图速度是很有用的。
例如，输入引脚外电路的规律是：通过一个耦合电容或一个耦合电路与前级电路的输出端相连。
输出引脚外电路的规律是：通过一个耦合电路与后级电路的输入端相连。
5）电路框图分析分析集成电路内电路对信号进行放大、处理的过程时，最好查阅该集成电路内电路框图，分析内电路框图时，可以通过信号传输线路中的箭头指示，知道信号经过了那些电路的方法或处理，最后信号从哪个引脚输出。
6）关键测试点和引脚直流工作电压分析了解集成电路的一些关键测试点和引脚直流工作电压规律对检修电路是十分有用的。
当集成电路两个引脚之间接有电阻时，该电阻将影响这两个引脚上的直流电压；当两个引脚之间接有线圈时，这两个引脚的直流工作电压是相等的，如不相等必定是线圈开路了；当两个引脚之间接有电容或接RC串联电路时，这两个引脚的直流工作电压肯定不相等，若相等说明该电容已被击穿。
数字集成电路版图提取
赛微电子网更多电子资料请登录赛微电子网实验32 数字集成电路版图提取数字集成电路产品应用领域十分广泛，数字集成电路的设计技术已经成熟。
集成电路反向设计是一种重要的集成电路设计方法，数字集成电路版图的反向提取是数字集成电路反向设计方法中的重要关键环节之一。
本实验要求学生独立对给定的CMOS数字集成电路单元版图，完成电路的反向提取、绘制整理和功能分析等工作。
通过对CMOS数字集成电路单元版图的反向提取实验，锻炼和提高了学生对半导体器件和数字集成电路版图的认知能力和对电路整理与结构优化技能，培养学生对数字集成电路反向设计思想的理解，加强了学生灵活运用所学“半导体物理”、“场效应器件物理”、“数字集成电路设计”和“集成电路制造技术”等理论知识的能力。
一、实验原理1. CMOS工艺简介在现代集成电路工艺技术中，CMOS工艺技术占据重要位置，得到了广泛的应用。
P型衬底N阱CMOS工艺的主要工艺技术包括有：氧化技术、光刻技术、刻蚀技术、离子注入技术和淀积技术等。
各种工艺技术多次出现，达到了对半导体器件和集成电路图形的逐一加工处理。
最终形成了图形化的半导体器件和集成电路。
氧化技术用于生长氧化层，包括干氧、湿氧等主要方法，氧化层主要作用有：栅绝缘介质、杂质掩蔽和隔离保护等。
光刻技术是通过紫外光或电子束对涂有光刻胶的衬底进行照射，利用光刻胶在光照前后溶解性的变化，实现光刻掩膜版到衬底上的图形转移，为后续加工工艺开设窗口。
刻蚀技术是采用化学或物理的方法对一定区域的材料进行腐蚀的技术，是实现对多余材质进行去除的一项技术。
离子注入是通过加速杂质离子并将杂质离子打入靶材料的一种掺杂技术。
可以实现P型和N型杂质的掺入。
淀积技术是通过物理化学方法在基片上生长材料的一种技术。
可以实现多晶硅栅材料的生长等。
2. MOS晶体管认知在P型衬底N阱CMOS工艺条件下，NMOS器件直接制作在衬底材料上，PMOS器件制作在N阱中。
在数字集成电路版图的照片中，NMOS管阵列和PMOS 管阵列一般分别制作在不同的区域，PMOS管阵列制作在一个或多个N阱内，NMOS管阵列制作在一个或多个区域。
集成电路版图提取报告资料
集成电路设计综合实验学院：专业：学号：姓名：日期：实验一：反向提取给定模块一、实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二、实验内容1. 反向提取给定电路模块（如下图1所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
图1 电路模块版图三、实验步骤1.按照（如上图1所示）提取电路图2.将提取的电路图用模块符号绘制连接起来并分析其逻辑功能3.在cadence软件创建schematic文件并绘制各子模块电路原理图4.结合原理图的功能分析仿真波形是否正确5.由schematic产生symbol6.再在cadence软件创建schematic文件并调用子模块symbol并将其各个模块连接起来构成电路原理图7.进行仿真分析其波形是否正确8.在cadence软件创建layout文件，严格按照工艺规则绘制电路版图并尽可能保证距离最小9.进行DRC验证四．实验原理经过对提取出来的电路图的分析，该电路的功能为D锁存器，输入信号A为D锁存器的CLK时钟端口，输入信号B为D锁存器的输入信号D端口，输入信号C为D锁存器的使能端E0口，输出信号Q为D锁存器的输出信号。
锁存器是一种对脉冲电平敏感的存储单元电路，他们可以在特定输入脉冲电平作用下改变状态。
当时钟信号为低时，传输管截止，数据通过三态门经反馈线和与非门后输出；当时钟信号为高时，三态门截止，输出为锁存状态，就是把信号暂存以维持某种电平状态。
该D锁存器的功能是，当使能端E0为低时，电路不工作，输出为低；当使能端E0为高时，并且CLK时钟信号为低时，输出信号与输入信号B一致；当使能端E0为低时，并且CLK时钟信号为高时，输出为锁存状态，即把上一个状态暂存起来。
D锁存器真值表五．实验结果：反向提取的schematic电路图即symbol的绘制反向器的symbol电路图和版图的绘制传输门的电路图symbol和版图的绘制与非门的电路图symbol和版图的绘制三态门的电路图symbol的绘制D锁存器的模块电路图的绘制D锁存器的模块电路图的仿真波形D锁存器DRC验证后版图的绘制实验二：二选一数字选择器一、实验内容设计一个CMOS结构的二选一选择器。
数字集成电路版图的反向提取
实验32 数字集成电路版图的反向提取实验32 数字集成电路版图的反向提取数字集成电路产品应用领域十分广泛，数字集成电路的设计技术日新月异。
集成电路反向设计是一种重要的集成电路设计技术，数字集成电路版图的反向提取是数字集成电路反向设计过程中的重要关键环节之一。
本实验要求学生能够独立对标准CMOS数字集成电路版图，完成电路的反向提取、绘制整理和功能分析等工作。
通过对CMOS数字集成电路版图的反向提取实践，锻炼并提高学生对集成半导体器件与数字集成电路版图的认知能力和对电路整理与结构布局的优化能力，培养学生对数字集成电路反向设计思想的理解，加强学生灵活运用所学《半导体物理》、《场效应器件物理》、《数字集成电路设计》和《集成电路制造技术》等理论知识的能力。
一、实验原理1. 标准CMOS工艺简介在现代集成电路工艺技术中，CMOS工艺技术占据重要位置，得到了广泛的应用。
P型衬底N阱CMOS工艺的主要工艺技术包括有：氧化技术、光刻技术、刻蚀技术、离子注入技术和淀积技术等。
各种工艺技术交替多次出现，达到了对半导体器件和集成电路图形的逐层加工处理。
最终形成了图形化的半导体器件和集成电路实体。
氧化技术用于生长氧化层，包括干氧、湿氧等主要方法，氧化层主要用于栅绝缘介质、杂质掩蔽和隔离保护等。
光刻技术是通过紫外光或电子束对涂有光致抗蚀剂的半导体材料进行照射，利用光致抗蚀剂在照射前后溶解性的变化，实现光刻掩膜版到半导体材料上的图形转移，为后续加工工艺开设有用窗口。
刻蚀技术是采用化学或物理的方法对一定区域的材料进行腐蚀或销蚀的技术，是实现对多余无用材质进行去除的一项技术。
离子注入是通过加速杂质离子并将杂质离子打入靶体材料的一种掺杂技术。
可以实现P型和N型杂质的掺入。
淀积技术是通过物理化学方法在基片上生长材料薄层的一种技术。
可以实现多晶硅栅等材料的生长。
2. 集成半导体器件认知标准CMOS工艺下的集成半导体器件主要有NMOS晶体管、PMOS晶体管、多晶硅电阻和多晶硅电容等。
04集成电路版图基础-Cadence工具简介
提取成功后，在版图文件的存放目录下， 增加一个extracted文件。打开可以看到提 取出来的器件和端口。 选择Verify-probe菜单，在弹出窗口中可以 选择查看连接关系。
3、 LVS
Layout vs. schematic comparison（版 图与电路对比），检查设计完成的版图是 否与原电路相符。 在版图编辑窗口菜单中选择verify-LVS 即 可打开对话框。
衬底连接与布线： MOS管衬底必须接到相应电位，有源区作 为源漏极也需要引线连接。半导体衬底材 料必须先制作active有源区，才能通过通孔 与金属引线连接。 根据不同工艺，通孔尺寸和间距不同。
版图设计过程中， 各层没有严格顺 序要求
器件连接关系及端口 ： 用铝线直接连接两管漏极，并可作为输出 端； 多晶硅连接两管栅极，制作通孔后连接金 属，作为输入端； 与金属相连的两管衬底作为power端。
其中，DRC和LVS是必做的验证。
1、 DRC
Design rule checking （设计规则检查）。版图 的设计必须根据DRC 规则文件进行，不同工艺的 DRC 规则文件不同。
建议完成一部分设计之后就做一次，分阶段进行。避
免完成全图后再做DRC，错误之间相互牵连不便修改。
DIVA 下的DRC 规则文件名为divaDRC.rul。通 常与工艺库文件存放在相同目录。 在版图编辑窗口，单击菜单verify ——DRC，弹 出DRC 规则检查对话框，
工艺库文件在工程创 建之初已经确定，不 用再做操作。而可供 选择的图层，根据不 同设计需求会有所不 同。常用图层名称及 其含义
版图图层名 称 Nwell Active Pselect Nselect Poly cc（或cont） Metal1 Metal2 Via
集成电路识图方法
集成电路应用电路识图方法2006-08-26 20:03:18
在无线电设备中，集成电路的应用愈来愈广泛，对集成电路应用电路的识图是电路分析中的一个重点，也是难点之一。
1．集成电路应用电路图功能
（2）了解集成电路各引脚作用的三种方法
了解集成电路各引脚作用有三种方法：一是查阅有关资料；二是根据集成电路的内电路方框图分析；三是根据集成电路的应用电路中各引脚外电路特征进行分析。对第三种方法要求有比较好的电路分析基础。
（3）电路分析步骤
集成电路应用电路分析步骤如下：
①直流电路分析。这一步主要是进行电源和接地引脚
外电路的分析。注意：电源引脚有多个时要分清这几个电源之间的关系，例如是否是前级、后级电路的电源引脚，或是左、右声道的电源引脚；对多个接地引脚也要这样分清。分清多个电源引脚和接地引脚，对修理是有用的。
2，整机电路图特点
整机电路图与其他电路图相比具有下列一些特点：
①它包括了整个机器的所有电路。
②不同型号的机器其整机电路中的单元电路变化是十分丰富的，这给识图造成了不少困难，要求有较全面的电路知识。同类型的机器其整机电路图有其相似之处，不同类型机器之间则相差很大。
③各部分单元电路在整机电路图中的画法有一定规律，了解这些规律对识图是有益的，其分布规律一般情况是：电源电路画在整机电路图右下方；信号源电路画在整机电路图的左侧；负载电路画在整机电路图的右侧；各级放大器电路是从左向右排列的，双声道电路中的左、右声道电路是上下排列的；各单元电路中的元器件相对集中在一起。
②对初学者而言，分析集成电路的应用电路比分析分立元器件的电路更为困难，这是对集成电路内部电路不了解的原缘，实际上识图也好、修理也好，集成电路比分立元器件电路更为方便。
集成电路版图识别与提取标准实验报告
电子科技大学微电子与固体电子学院标准实验报告课程名称集成电路原理与设计电子科技大学教务处制表电子科技大学实验报告学生姓名：学号：指导教师：实验地点：微固楼335 实验时间：一、实验室名称：微电子技术实验室二、实验项目名称：集成电路版图识别与提取三、实验学时：4四、实验原理：本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，实验流程如下：五、实验目的：（1）了解对塑封、陶瓷封装等不同封装形式的芯片解剖的方法及注意事项。
（2）学习并掌握集成电路版图的图形识别、电路拓扑结构提取。
（3）能对提取得到的电路进行功能分析、确定，并可运用PSPICE等ICCAD工具展开模拟仿真。
六、实验内容：1、Motic SMZ体视显微镜使用与操作练习。
2、在芯片上找出划线槽、分布在芯片边缘的压焊点、对位标记和CD Bar（特征尺寸线条）并测出有关的图形尺寸和间距。
仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
3、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS管、多晶硅电阻和MOS电容。
4、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；应用PSPICE等电路模拟器进行仿真验证。
七、实验器材：（1）可连续变倍体视显微镜 1台（2）镊子、干燥器皿（含干燥剂） 1套（3）未划片封装的圆片（含CMOS模拟电路） 1片（4）微机 1台八、实验步骤：1、首先熟悉Motic SMZ体视显微镜的使用。
（1）接通电源，选择视野光源。
该显微镜备有两种光源：透射式和入射式，芯片为不透明样片，故采用入射光源。
（2）与一般显微镜不同的是，该显微镜物镜放大倍数连续可调，便于操作；焦距的变化通过调节升降杆旋钮实现。
注意调节过程中不可猛升猛降，以免损坏仪器。
2、调节可变倍物镜，将放大倍数调变至最小，再调节物镜与样品距离，至视野清晰，确定所需观察的样品位置。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
电子科技大学微电子与固体电子学院标准实验报告
（实验）课程名称模拟集成电路原理
电子科技大学教务处制表
电子科技大学
实验报告
学生姓名：学号：指导教师：
实验地点：211-606 实验时间：2011-06-16
一、实验室名称：微电子技术实验室
二、实验项目名称：集成电路版图识别与提取
三、实验学时：4
四、实验原理
本实验重点放在版图识别、电路拓扑提取、电路功能分析三大模块，实验流程如下：
五、实验目的
（1）了解对塑封、陶瓷封装等不同封装形式的芯片解剖的方法及注意事项。
（2）学习并掌握集成电路版图的图形识别、电路拓扑结构提取。
（3）能对提取得到的电路进行功能分析、确定，并可运用PSPICE等EDA工具展开模拟仿真。
六、实验内容
1、Motic SMZ体视显微镜使用与操作练习。
2、在芯片上找出划线槽、分布在芯片边缘的压焊点、对位标记和CD Bar（特征尺寸线条）并测出有关的图形尺寸和间距。
仔细观察芯片图形总体的布局布线，找出电源线、地线、输入端、输出端及其对应的压焊点。
3、判定此IC采用P阱还是N阱工艺；进行版图中元器件的辨认，要求分出MOS 管、多晶硅电阻和MOS电容。
4、根据以上的判别依据，提取芯片上图形所表示的电路连接拓扑结构；复查，加以修正；应用PSPICE等电路模拟器进行仿真验证。
七、实验步骤
1、Motic SMZ体视显微镜使用与操作练习，重点放在视野定位、焦距调整和连续变倍等功能掌握。
2、对于未切割封装的裸圆片，先在低倍数放大状态下观察整体概貌；然后调高倍数，观察其中一块芯片（Chip），分清周围的划线槽和分布在芯片边缘的压焊点。
3、调节显微镜，在芯片内查找出对位标记和CD Bar（特征尺寸线条），绘下图形的形状，测出有关的图形尺寸和间距。
由此，可确定此IC电路采用工艺的最小线宽和工艺容差。
4、仔细观察芯片图形的布局布线，找出电源线和地线（一般线条宽度较宽，并有多条支路与之相接）及其压焊点；再找出输入端或输出端，对于MOS电路，输入端一般都加二极管保护电路，可先查到有二极管保护电路的部分，分析与其相接的连线情况，确定输入端；输出端离输入端较远，应是从MOS管漏/源极引出，不会与MOS管栅极相接，由此初步确定为输出端，再根据附近的器件和布线情况加以确认。
5、根据在衬底和阱中的器件与电源线、地线的连接情况，判定此IC采用P阱还是N阱工艺：如果阱及其保护环与电源相接，而衬底与地或负电源（双电源时）相接，则为N阱工艺；如相反，则为P阱工艺。
（注意分辨某些电路可能有阱电位浮空的情况出现）
6、确定了采用的工艺之后，进行版图中元器件的辨认。
首先分清铝线和多晶硅连线，电路中压焊点、电源线、地线以及较长的布线都是铝线；其他与铝线交叉“过桥”和作栅电极的为多晶硅。
多晶硅两侧是有源区，并有铝线引出的为MOS 管；一段多晶硅下面无其他图形，两端用铝线分别引出的多晶硅或是为了解决与铝线交叉“过桥”，或是多晶硅电阻；如有大片的多晶硅覆盖扩散区，则为MOS 电容。
7、根据以上的判别依据，提取出芯片上图形所表示的电路连接拓扑结构。
8、先根据所学的电路原理检查所提取的电路是否有明显的连接错误，或违背基本原理的地方，复查，加以修正。
八、实验仪器与器材
（1）可连续变倍体视显微镜一台
（2）探针台*一台
（3）晶体管特性图示仪*一台
（4）模拟双踪示波器*一台
（5）镊子、干燥器皿（含干燥剂）
（6）常见通用数字/模拟IC样品一块
（7）微机 34台
（8）版图编辑软件一套
九、实验数据及结果分析：
（1)当输入过大时，图中二极管被击穿，从而起到了保护电路的作用。
（2）该电路是采用P阱CMOS工艺，差分放大电路。
十、实验结论：
通过这次实验，学习并掌握了版图的识别与提取，完成了提取电路的整理。
十一、总结及心得体会：
通过该实验，学习了解IC内部结构及其主要工艺特点，加深感性认识，增强了实验与综合分析能力，掌握学习、跟踪先进电路设计与制造技术的基本方法，进而为今后从事科研、开发工作打下良好基础。
十二、对本实验过程及方法、手段的改进建议：
无
报告评分：
指导教师签字：
如有侵权请联系告知删除，感谢你们的配合！。