微处理器系统结构与嵌入式系统设计 习题答案 李广军

第一章习题解答
1.1 什么是程序存储式计算机？
程序存储式计算机指采用存储程序原理工作的计算机。

存储程序原理又称“冯·诺依曼原理”，其核心思想包括：
●程序由指令组成，并和数据一起存放在存储器中；
●计算机启动后，能自动地按照程序指令的逻辑顺序逐条把指令从存储器中
读出来，自动完成由程序所描述的处理工作。

1.2 通用计算机的几个主要部件是什么？
●主机（CPU、主板、内存）；
●外设（硬盘/光驱、显示器/显卡、键盘/鼠标、声卡/音箱）；
1.3 以集成电路级别而言，计算机系统的三个主要组成部分是什么？
中央处理器、存储器芯片、总线接口芯片
1.4 阐述摩尔定律。

每18个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。

1.5 讨论：摩尔定律有什么限制，可以使用哪些方式克服这些限制？摩尔定律还会持续多久？在摩尔定律之后电路将如何演化？
摩尔定律不能逾越的四个鸿沟：基本大小的限制、散热、电流泄露、热噪。

具体问题如：晶体管体积继续缩小的物理极限，高主频导致的高温……
解决办法：采用纳米材料、变相材料等取代硅、光学互联、3D、加速器技术、多内核……
（为了降低功耗与制造成本，深度集成仍是目前半导体行业努力的方向，但这不可能永无止，因为工艺再先进也不可能将半导体做的比原子更小。

用作绝缘材料的二氧化硅，已逼近极限，如继续缩小将导致漏电、散热等物理瓶颈，数量集成趋势终有终结的一天。

一旦芯片上线条宽度达到纳米数量级时，相当于只有几个分子的大小，这种情况下材料的物理、化学性能将发生质的变化，致使采用现行工艺的半导体器件不能正常工作，摩尔定律也就要走到它的尽头了。

业界专家预计，芯片性能的增长速度将在今后几年趋缓，一般认为摩尔定律能再适用10年左右，其制约的因素一是技术，二是经济。

）
1.6 试以实例说明计算机系统结构、计算机组成与计算机实现之间的相互关系与相互影响。

计算机系统结构主要是指程序员关心的计算机概念结构与功能特性，而计算机组成原理则偏重从硬件角度关注物理机器的组织，更底层的器件技术和微组装技术则称为计算机实现。

例如：确定指令集中是否有乘法指令属于计算机体系结构的内容，而乘法指令是由专门的乘法器实现还是用加法器实现则属于计算机组成原理的内容，乘法/加法器底层的物理器件类型及微组装技术则属于计算机实现的内容。

同一计算机制造商提供的不同系列的计算机通常采用不同的结构，而同系列的计算机则具有相同的结构和不同的组织，因此同一系列的不同型号计算机价格和性能特点也不相同。

如某系列机都支持相同的指令系统，但其中的低档机可采用顺序方式对指令进行分析、处理，而高档机则可采用流水或其它并行处理方式；或某系列机都支持相同的数据形式（如16/32位的定点数、32/64/128位的浮点数），但其中的低档机可采用采用较窄的数据通路宽度（8位或16位），而高档机则可采用较宽的数据通路宽度（32位）。

另一方面，显然计算机现阶段能达到的实现技术会直接制约其可采用的系统结构和组成方法。

1.7 区分微处理器的关键特征是什么？
微处理器可通过以下两个基本特征来区分：
●字长：表示CPU一次传送或处理数据的最大二进制位数。

通常与CPU的
数据总线宽度、寄存器宽度以及ALU宽度一致。

●主频：通常以MHz表示，决定CPU内的最小时钟速率，从而决定处理器
每秒可执行的指令数目。

1.8 某测试程序在一个40 MHz处理器上运行，其目标代码有100 000条指令，由如下各类指令及其时钟周期计数混合组成，试确定这个程序的有效CPI、MIPS的值和执行时间。

1.Cycles Per Instruction(CPI)
=(45000/100000)*1+(32000/100000)*2+(15000/100000)*2+(8000/100000)*2 =0.45*1+0.32*2+0.15*2+0.08*2=1.55
lion Instructions Per Second(MIPS)
=40/1.55=25.8
3.执行时间T
=(100000*1.55)*(1/(40*106) )=15.5/4*10-3= 3.875*10-3 s= 3.875ms
1.9存储器分层结构是如何提高性能的？
常用的存储设备或技术有很多，通常来说速度越快则每位价格越高。

因此现代计算机系统通常把不同容量、不同速度的存储设备按一定的层次结构组织起来，形成一个统一的存储系统，以解决存储容量、存取速度和价格之间的矛盾。

多层次存储系统要达到的目标是：整个存储系统速度接近M1（最靠近CPU的存储层）而价格和容量接近Mn（最远离CPU的存储层）。

这就要求越靠近CPU的存储设备速度越快，当然每位价格也就越高，容量也就越小。

由于绝大多数程序访问具有局部性原理，因此可以把近期CPU需要使用的程序和数据放在尽可能靠近CPU的存储器中。

CPU访问存储器时，首先是访问M1，若M1“命中”则直接存取，若M1“失效”则将M2中包含所需数据的块或页调入M1；若在M2中也找不到，就访问M3，依此类推。

这样CPU对存储器的大部分访问操作都可以针对速度较快的存储层完成，整个系统的性能也就得到了提高。

1.10 说明RISC架构与CISC架构之间的区别。

RISC,CISC的一些看法误区：
●RISC指令都是简单指令
LDREQ R0,[R1,R2,LSR #16]!指令的强大，一般的CISC处理器望尘莫及。

RISC的“简单”是指指令集的执行时间、指令长度、指令格式整齐划一。

●CISC的复杂指令速度慢、执行效率很低
现代CISC处理器具有非常长的流水线（PIII采用了25级的流水线），执行速度快。

但老的CPU执行速度可能较慢。

但RISC不管是老的CPU，还是新的CPU，指令执行时间都是相同的，不需要在对指令执行作出优化。

●RISC处理器比CISC处理器需要更多的寄存器
这不是一个需求问题，而是一个实现问题。

所以有的CISC寄存器与RISC相当。

一般情况RISC需要比较多的寄存器。

●RISC都有流水线
ARM2没有采用流水线。