基于单片机的数字相位差测量仪
单片机相位测量仪
断 并 分 别进 行处 理 和 计 算 。 图 ３ 主 程 序 流 程 图 图 ４ 中断 暇 务 程 序 流 程 图
结语
９ ８８ 该 系 统 电路 结 构 简 单 ，可 靠 性 强 ， 显 示稳 定 ，测 量 空 航 天 大 学 出 版 社 ， １ ９ ． ．
Hale Waihona Puke 精 度 高 ， 辨 率 可 达 ０ ３ 。 ， Ａ以 下 的 负 载 电流 可 直 接 分 ． ６ ５ ０
在 Ｔ 内允 许 时 钟 脉 冲 计 数 ，则形 成 相 位 差 中（ 和 基 准 信 ｔ ） 号 。该 系统 的核 心 为 ８ ９ 单 片 机 。利 用其 高 速输 入 单 元 ０８ Ｈ Ｉ 够 检 测 和 记 录 事 件 的特 点 ， 表 示相 位 差 的 脉 冲 信 Ｓ能 将 号 中（ 和 反 应 周 期 Ｔ的 基 准 信 号 分 别 从 Ｈ Ｉ 、ＨＳ．输 ｔ ） Ｓ． ０ Ｉ １
维普资讯
／， 一
Ｉ＼设 方 善 一、
圜 囚 因 园 园
单 片 机 相 位 测 量 仪
宝 鸡 文 理 学 院 电 子 电 气 工 程 系 张 正 喜
一 一
攘 本文介绍了 ０ ｏ８ ｛ ￣￥８ 单片机实 ＿荦信号 １ ９ 毋两 誊 乒 相位疆 的碑 ，哽 懂 ＾轭件 ？ 萼呻琴其特．。 统与由复 最 该系 ｌ ◇ 路或５ 系 单片 成的 ＇ 枣电 １列 够 ｌ ｌ 量系统 比， 有 摩高 智匏 相 速 亿 电 单 工 靠 特 。 具 路简 作可 等 点
程 序 流 程 如 图 ３ 示 ， 成 系统 初 始 所 完
化 ， Ｉ 和 ＨＳ ．输 入 ， 冲 区设 置 ， ＨＳ ． ０ Ｉ１ 缓
平 均 周 期 数 Ｎ 的 判 断 ， 位 角 计 相 算 ， 断 开 放 与禁 止 ， 用 数 据 处 理 中 调
基于ATMega16单片机的数字式水平测量仪设计
接下来推导图 １中 的计算公式 。 的计算公式推 导如
下：
ｏ －
ＯＡ＝ ． ａ ＡＯＡＸ是 亘 角 二 角彤 ， Ｏ ＡＸ＝ Ｏ
图 ２ 数 字式 水 平测 量 仪 硬 件 组成
拟输 出能提高信号 的灵 敏度并 大大的减小共模 噪声。 Ｓ Ａ１０ Ｃ ０ Ｔ输 出 的模 拟电压 。 的范 围是 ０５ ． Ｖ到 ４５ 电 ．Ｖ，
压 转 换 成 角 度 的公 式 为 ：
～
明 就是所求倾 角传感器所在平 面与水平 面 的夹 角 （ 两个平 面 的夹角定理 ）其证 明如下 ： ，
通 讯 作 者 ： 庆 泉 （９ ９ ） 男 ， 王 １７ 一 ， 汉族 ， 西 兴 平人 ， 士研 究 生 ， 程 师 ， 究 方 向为 嵌 入 式 系统 应 用研 究 。 陕 硕 工 研
１ ｌ 科技视界 ｓ Ｎｃ ８ ｃ Ｅ Ｅ＆ Ｔ ｃ Ｅ ＨＮ。Ｌ 。ＧＹ Ｖ ｓ。Ｎ
Ｓ ｉｎ ｅ＆ Ｔｅ ｈ ｏ ｏ ｙＶｉ ｏ ｃｅ ｃ ｃ ｎ ｌｇ ｓ ｎ ｉ
２１ ０ ２年 ０ ３月第 ０ 期 ７
科 技 视 界
项目 与课题
基于 Ａ Ｍｅａ６ Ｔ ｇｌ 单片机的数字式水平测量仪设计
梁 小椿 王庆 泉 （ 兴学 院机 电工程 学 院 浙江 嘉
【 摘
一
嘉兴
３４ ０） １ ０ １
．
．
。
．
得到几何立体 图形 图 １ ：
又 ‘ ． 。 ０ＸＹ ｎＡＸＹ＝ ＸＹ
※项 目资 助 ：０ １年 度 嘉 兴 学 院 校 级 重 点 ＳＲ ２１ Ｔ计 划 项 目 。 目编 号 ８ １ １ ０ ０ 项 ５７ １５ 。
作者简 介： 梁小椿 （９ ６ ） 男， １８ 一 ， 汉族 ， 四川合江人 ， 嘉兴学院 ２ ０ 级本科 生， ｑ ￣ 息工程专业。 ０８ ， － ｇ
低频相位测量系统的原理
低频相位测量系统的原理
低频相位测量系统的原理主要基于数字信号处理技术，通过测量两个信号之间的相位差来工作。
它通常采用电流耦合、高阻输入方式对轨道电路相位差、相邻区段极性交叉进行检查，以解决相邻区段有车占用时极性交叉无法检查的问题。
该系统的原理具体步骤如下：
1. 首先，低频数字相位测量仪会记录两个信号相差间隔时间内的标频个数（测相计数器），同时也记录下一个周期内的标频个数（测频计数器）。
2. 此后测频和测相计数器处于保持状态，同时送出right信号表明完成测频测相的计数。
3. 单片机读取测频测相计数器中的数据，并进行后续的计算。
4. 单片机完成数据的运算后，将所得数据转化为10进制，送到显示板进行显示。
在CPLD设计中，根据计算，选取测频、测相计数器长度均为19位，在标
频信号为10MHz时，相位测量精度小于1度。
以上信息仅供参考，如需了解更多信息，建议查阅相关书籍或咨询专业人士。
数字式相位差测量仪说明书_图文(精)
目录绪论 (1摘要 (21 结构设计与方案选择 (31.1 基于过零检测法的数字式相位差测量仪方法概述 (4 1.1.1 相位-电压法 (41.1.2 相位-时间法 (51.2 方案的比较与选择 (62 相位-时间法单元电路的原理分析与实现方法 (62.1 前置电路设计与分析 (62.1.1 放大整形电路的分析与实现 (62.1.2 锁相倍频电路的分析与实现 (72.2 计数器及数显部分的设计与分析 (92.2.1 计数器部分的分析与实现 (92.2.2 译码显示部分的分析与实现 (103 结论 (124 参考文献 (13附录1:元器件名细表 (14附录2:相位时间法总体电路原理图 (15附录3:相位时间法总体电路PCB板 (16附录4:相位时间法总体电路PCB板3D视图 (17随着科学技术突飞猛进的发展,电子技术广泛的应用于工业、农业、交通运输、航空航天、国防建设等国民经济的诸多领域中,而电子测量技术又是电子技术中进行信息检测的重要手段,在现代科学技术中占有举足轻重的作用和地位。
数字相位差测试仪在工业领域中是经常用到的一般测量工具,比如在电力系统中电网并网合闸时,需要两电网的电信号相同,这就需要精确的测量两工频信号之间的相位差。
更有测量两列同频信号的相位差在研究网络、系统的频率特性中具备重要意义。
相位测量的方法很多,典型的传统方法是通过显示器观测,这种方法误差较大,读数不方便。
为此,我们设计了一种数字相位差测量仪,实现了两列信号相位差的自动测量及数显。
近年来,随着科学技术的迅速发展,很多测量仪逐渐向“智能仪器”和“自动测试系统”发展,这使得仪器的使用比较简单,功能越来越多。
本低频数字相位测量仪主要是测量电压和电流的相位差,由整形放大电路、基本门电路、锁相倍频、计数译码等集成电路构成。
测量的分辨率可达到0.1°,可测信号的频率范围为0Hz~250Hz,幅度为0.5Ⅴ,由于74HC4046的性能比较好,使得所制得的仪器精度相对较高,达到了任务书中所规定的要求。
数字式相位测量仪
• 93•数字式相位测量仪是用数字形式显示两个同频信号之间相位差的仪器，是一种具有读数方便、精度高、测量速度快的电子仪器。
本文基于RS触发器检相原理，以可编程逻辑器件FPGA和单片机STM32为核心，通过对被测量信号的整形处理、数据采集、运算控制、显示等电路功能设计，最终实现了一个数字式相位测量仪系统。
引言：目前，随着社会经济的迅速发展与科技的不断进步，在各种测量方面对测量仪器的测量精度与整体性能的要求不断提高，越来越崇尚数字式的测量仪器。
由此可见，传统的模拟式测量仪器已无法满足现社会的需求，而在相位差测量方面的研究更是不容乐观；因此，对高精度的相位差测量的研究和相位差测量系统的设计，刻不容缓。
所以，本文设计了一台高精度的数字式相位测量仪。
本测量仪可以测量频率范围为10Hz ～100kHz 、信号峰峰值范围为 0.5V-5V 的任何两路同频率周期性波形的相位差及其频率，测量两路信号相位差的范围为 0°至359.9°，测量绝对误差小于1°；其频率测量绝对误差小于等于0.1Hz 。
1.总体框架本系统主要分为四大基本部分组成：LM393滞回比较器的整形电路、FPGA 数据采集与计数电路、RS 触发器数字电路和STM32数据拟合处理与显示电路。
系统设计中，可编程器件FPGA 采用等精度测量原理对经整行后的信号进行测频，采取其频率信息，同时对两路待测同频信号进行RS 触发器处理并通过计数器对两路待测同频信号相位差所对应的时间差进行测量。
单片机STM32通过与FPGA 进行SPI 通信，读取FPGA 测量得到的数据，并根据读取得到的数据进行计算两路待测同频信号之间的相位差及其频率，同时对数据进行多次测量与验证后，通过MATLAB 对数据进行拟合优化，最终通过使用人机界面友好的TFT 屏显示出来待测信号的相位差信息以及其频率信息。
总体框图如图1：图1 总框图1.1 LM393滞回比较器的整形电路的设计本系统中使用了两个精密运算放大器对两路信号进行放大或衰减，使两路待测输入信号的输入电压范围变宽，从而实现0.5V 到5V 的输入电压输入；滞回比较器在单限比较器的基础上引入了正反馈网络和上拉电阻，使其的门限电压随着输出电压Uo 的变化而改变，从而，使滞回比较器具有避免过零点多次触发的现象、提高了其抗干扰能力；因此，本系统采用了基于LM393的滞回比较器对放大或衰减后的信号进行整形，使两路待测输入信号变成方波信号，便于FPGA 对输入信号的信息采集，减少了FPGA 的计数误差，更准确地测出两路待测信号的相位差及其频率。
基于单片机和FPGA的低频数字相位测量仪研究
２１信 号 整 形 电路 的 设计 ． 由于输入信号幅值 、 频率都 是变化的， 以必须对信号进行整 所 形处理。 最简单 的信号整形 电路就 是一个单 门限 电压 比较器 。 当输 人为 正弦波时 ， 信号每过 一次零 ， 比较器的输出端会产生一次 电压 跳变 ， 由于它 的正 负幅值均受 到供 电电源 的限制 ， 但 因此输 出的 电 压波形是一 个具有正 负极 性的方波 ， 这样就 完成了 电压 波形的整 形。 但该整形 电路抗 干扰 能力 比较差 ， 会在信号过零点 时发生多次 触发的现象 ， 而影 ￣Ｆ Ｇ 从 Ｐ Ａ计数 ， 使单片机无法准确计算出数值 。 为避 免发生 干扰 ， 本系统使用两个引入正反馈网络 的施密特触发器 组成的整形 电路 ， 以有效地 提高抗干扰能力。 中为保证输入 电 可 其 路对相位 差测量结果不带来误差 ， 这里必须保 证两 个施密特触发器 的 门 限 电平 是 相 等 的Ｄ。 】 ２ Ｐ ． Ｆ ＧＡ数据 采 集 电路 的设 计 ２ ＦＧ Ｐ Ａ数据采集 电路测量正弦波信号频率的原理是 ： 在正弦波 信号整 形后得到 的方 波信 号的一个周 期内 ， 对周 期为Ｔ 秒的数据 ｃ 采样信号进行计 数， 将其计数结果 除以Ｔ ， 到的就 是被 测正 弦波 ｃ得 信号 的频率 ， 单位为Ｈｚ测量正 弦波信号周期的原理 是 ： 。 同样在整 形得 到的方波信 号的一个周期 内 ， 对周期为Ｔ 秒 的数据采样信号 ｃ 进行计数 ， 其计数结果乘以Ｔ ， 是被测正弦波信号 的周期 ， ｃ就 单位为 秒 。 Ｐ 数据 采集 电路的功能是实现将待测同频正弦波信号 的周 Ｆ ＧＡ 期、 相位差转变 为ｌ位的数字量 。 ９ 测量两个 同频正 弦波信号 的相位 差， 关键是要测 出两个同频信号起点之间的时间差 △ｔ则根据 △ ， △ｔ ６ 。 ｔ ×３０ ／ 即可求出相位差 △由， 因此测量正弦波信号相位差原 理与测量周 期的原理相似 。 根据 以上设计思想 ， Ｐ Ａ数据采集 电路 可设计成 时钟信号分 ＦＧ 频模 块Ｆ Ｑ， Ｐ 测量控制信号发生模块ＫＺ ＸＨ， 被测信号有 关时间检 测模块Ｓ Ｊ 数据 锁存 模块Ｓ Ｓ 和输出选择模 块Ｓ ＸＺ ＪＣ， ＪＣ Ｃ 五个模块 ，
应用8051单片机IP设计相位测量仪
应用8051单片机IP设计相位测量仪摘要:本设计应用SOPC和8051单片机IP技术,设计一个高精度的相位差测量仪。
通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机,既节省了成本又充分利用FPGA内部资源。
关键词:相位测量仪SOPC 8051单片机IPAbstract:The design of Frequency Phase Measurement System is presented based on 8051 IP Core and FPGA.8051 IP Core,which embed in the FPGA,to replace the extra 8051 of the existing MCU+FPGA solution,saving the cost and make full use of FPGA internal resources.Key Words:Frequency Phase Measurement System;SOPC;8051 IP Core相位差测量技术发展至今已深入到电子技术、工业自动化、智能控制及通信等众多领域。
因此,设计一个高精度的相位差测量仪显得十分重要。
当前国内的一般的解决方案是单片机+FPGA方案,其中FPGA完成高速的脉冲计数功能,而单片机则进行脉冲计数后的有关计算和LCD显示等的控制。
此方案中的FPGA内部资源往往利用不足,造成比较大的浪费。
本设计应用SOPC和8051单片机IP技术,通过在FPGA中嵌入8051单片机IP来取代单片机+FPGA方案中的实际的单片机。
既少用一个实际的单片机又充分利用FPGA内部资源,大大节省了硬件的成本。
1 8051单片机IP核简介常见的8051单片机IP有开源免费的和工业级收费的两类,一般都具有以下特点。
脉宽测量模块用来测量占空比待测信号的高、低电平脉宽时间,用VHDL语言设计,由FPGA实现。
一种基于ARM Cortex微控制器的相位差检测方法
第9卷 第5期 信 息 与 电 子 工 程 Vo1．9，No．52011年10月 INFORMATION AND ELECTRONIC ENGINEERING Oct．，2011 文章编号：1672-2892(2011)05-0600-04一种基于ARM Cortex 微控制器的相位差检测方法刘世国，彭春荣(中国科学院电子学研究所 传感技术国家重点实验室北方基地，北京 100190)摘 要：针对周期信号之间的小相位差难以检测的问题，提出了一种基于ARM Cortex 高性能微控制器，采用相位差放大处理技术的相位差检测方法，先使用放大器和比较器对初始信号进行处理，产生3个方波信号，然后利用ARM Cortex 处理器I/O 口的中断功能来检测相位差。
根据本方法进行了系统的软件、硬件设计和实际信号测试，测试结果表明：信号在1 kHz 时不确定度能达到2%。
关键词：相位差；ARM Cortex 处理器；微控制器；中断中图分类号：TN919.5；TP273 文献标识码：APhase difference measurement based on ARM cortex MCULIU Shi -guo，PENG Chun -rong(State Key Lab of Transducer Technology，Institute of Electronics，Chinese Academy of Sciences，Beijing 100190，China)Abstract: This paper presents a phase difference measurement method of two sine signals based onAdvanced RSIC Machines(ARM) Cortex Micro Control Unit(MCU). This measurement method firstlymagnifies the phase difference，then it uses the interrupt function I/O port of ARM MCU to detect thephase difference. The hardware and software of the detecting system are designed and tested. Theprecision of measurement reaches 2% when the frequency of input signals is 1kHz during testing.Key words: phase difference；Advanced RSIC Machines；Micro Control Unit；interrupt相位差的测量常应用在通信、仪器仪表设计、工业生产等诸多领域[1]，它像电压和电流一样是一种非常重要的信号量，但对它的测量相比电压、电流等物理量要复杂些，目前主要有两类检测方法：时域法和频域法。
基于单片机的相位差在线检测
引言：在实际工作中，常常会遇到两列频率相同信号之间存在的相位差，那么就需要测量它们之间的相位差。
电力系统中的电网并网合闸时，需要两电网的电信号的相位相同，这时需要精确测量两列工频信号之间的相位差，相位差测量在工业自动化，智能控制、通讯及电子技术等许多领域有着广泛的应用。
随着计算机软硬件的日益发展。
在测试系统中，以数字信号处理为核心的软件法测量技术越来越多的得到广泛的用。
在电工仪表、同步检测的数据处理以及电工实验中,常常需要测量两列同频信号的相位差。
相位测量的方法很多,典型的传统方法是通过显示器观测,这种方法误差较大,读数不方便。
为此,我们设计一种数字式工频电压相位差测量仪。
一． 系统功能的确定及概念1.1基本要求：⑴ 能够快速准确的测量出相位差； ⑵ 精度较高；⑶ 抗干扰能力强，不受被测信号幅值，频率的影响；⑷ 稳定性较高。
1.2 相位和相位差的概念相位和相位差是正相交流电的重要概念和技术参数。
但是相位也不只是正弦信号的“专利”，非正弦周期信号同样具有相位，因为任何一个非正弦周期信号均可以被分解为一系列频率与初相不同的正弦信号。
相位说明谐波振荡在某一瞬时的状态。
在数学上定义为正弦或余弦函数的幅角，其数学表达式为：)sin()(ϕω+=t A t v式中, ϕ是初始角，ϕω+t 就是相位角,通常称为相位。
ϕωϕ+=t t )(从式中可以看出相位是时间ｔ的线性函数。
令ϕ1(t)、ϕ2(t)表示角频率为1ω2ω 的两个简谐振荡的相位，则有：)()()()()()(21212121ϕϕωϕϕωωφφφ-+=-+-=-=t t t t t从式中可以看出相位角是时间ｔ的函数。
若ω1=ω2，即两个同频率的信号，则有：21)(ϕϕφ-=t显而易见,两个同频率的相位差为常数,由初始相位角之差确定。
相位差反映了若干个正弦量之间的相位关系。
同频正弦量的相位关系是：超前、滞后、同相、反相、正交。
当A 、B 两个频率相同的正弦信号电压波形同时增大，同时减小，同时为正半周，同时为负半周，同时达到正峰点，同时达到负峰点，这样的两种信号其相位相同，信号的相位差0 o ，称为同相信号。
基于AT89C51单片机等精度数字频率相位计的设计
农 ’ 机 使 用 与 维 修
２ １ 年第 ２期 ０ １
基 于 Ａ ８ 单 片 机 等 精 度 数 字 Ｔ９ ５ Ｃ１ 频率相位 计 的设计
辽 宁职 业 学 院
摘 要
张
博
等精度频率 、 相位数 字测量仪 采用 当今 电子设计 领域 流行 的 Ｅ Ａ技术 ， Ｆ Ｇ Ｄ 以 Ｐ Ａ为核 心 ， 配合 Ａ ８ Ｃ １ Ｔ ９ ５
时 间测量 、 度 测量 、 度 控 制 等 ， 涉 及 到 频 率 测 速 速 都
量。
相 位 的测量 在 实 际 中也 有 很 重 要 的 应 用 ， 比如
基于 红外定 位 技 术 的矿 井 提 升 机 位 置 跟 踪 系 统 ， 这 个 系统就 是通过 红外 线在 井 罐和 被测 点 反 射 的相 位
图 ４ 单 片 机 系统 原 理 图
晶振 电路 、 键 及 显 示接 口电路 等组 成 。其 原 理 图 按
如 图 ４所 示 。
２ ５ 数 据 显 示 电路 的设 计 ．
整个 系统 硬 件 电路 中 ， 片 机 与 Ｆ Ｇ 进 行 数 单 ＰＡ 据交 换 占用 了 Ｐ ０口 、 １口和 Ｐ Ｐ ３口 ， 因此 数 据 显 示
差来进 行定 位 的 ， 即在井罐 发 射一 组 连 续 红外 线 ， 并 接受 其反 射信 号 ， 过 发射 和反 射 信 号 的相 位 差 来 通 代替 时间 ， 而计 算 出距离 。 从
电子技 术在 不 断发 展 ， 之 相 关 的 测 量 仪 器 也 与
图 １ 测 量 频 率 、 位 系 统 总体 框 图 相
图 ７ 显 示 程 序 流 程 图
电路 的设计 采 用 静 态显 示 的方 式 ， 据 显 示 电路 如 数
数字式相位差测量仪的设计
目录绪论 (1)1 系统设计方案 (2)1.1 设计任务的分析 (2)1.1.1 设计主要内容及基本要求 (2)1.1.2 技术指标 (2)1.2 系统方案的选择 (2)1.3 系统的总体设计方案 (3)2 系统硬件电路的设计 (4)2.1 信号整形电路的设计 (4)2.1.1 LM339 的简介 (4)2.1.2 最简单的信号整形电路的设计 (4)2.1.3 采用了施密特触发器组成的信号整形电路的设计 (5)2.2 FPGA数据采集电路 (6)2.2.1 FPGA数据采集电路的功能分析 (6)2.2.2 FPGA数据采集电路的原理 (7)2.2.3 FPGA数据采集电路中各模块确定 (7)2.3 单片机数据运算控制电路的设计 (8)2.3.1 单片机数据运算控制电路的设计 (8)2.3.2 数据显示电路的设计 (9)3 软件部分的设计 (12)3.1 FPGA数据采集电路的VHDL语言程序设计 (12)3.1.1 VHDL语言的简介 (12)3.1.2 VHDL语言程序设计 (12)3.2 单片机数据运算控制电路的程序设计 (12)3.2.1 数据处理的技巧分析 (12)3.2.2 软件设计思路 (13)4 系统的仿真与调试 (17)4.1 FPGA数据采集电路的调试 (17)4.1.1 软件调试 (17)4.1.2 程序下载 (19)4.1.3 调试中的问题 (20)4.2 单片机数据运算控制电路的软件制作与调试 (20)4.2.1 操作过程 (20)4.2.2 问题分析 (21)4.3 系统的联合调试与验证 (21)结论 (22)参考文献 (23)附录一：元器件清单 (24)附录二：程序清单 (25)致谢 (46)数字式相位差测量仪的设计摘要本设计——数字式相位差测量系统使用FPGA和单片机相结合，构成整个系统的测控主体。
FPGA主要负责采集两个同频待测正弦信号的频率和相位差所对应的时间差，而两个同频待测正弦信号经过信号整形电路变成方波后送入FPGA数据采集电路中。
低频数字式相位测量仪
低频数字式相位测量仪设计报告目录1方案设计与论证2 1．1移相网络设计方案2 1.2相位测量仪设计方案3 2系统设计3 2.1总体设计32.1.1系统框图3 2.1.2模块说明4 2.2各模块设计及参数计算4 2.2.1移相网络设计及R、C参数设定4 2.2.2相位测量仪设计52.2.3软件系统63.结论64.参考文献75．附录7系统设计图7摘要本系统以单片机为核心，辅以必要的模拟电路，构成了一个基于具有高速处理能力的低频数字式相位测量仪。
该系统由相位测量仪和移相网络组成；移相网络能够产生-45~45°相位差的两路信号；相位测量仪能够测量出具有0°~359°的两路信号的相位差，绝对误差小于2°，具有频率测量及数字显示功能。
经过实验测试，以上功能均可以准确实现。
关键字：单片机移相相位差数字显示1方案设计与论证1．1移相网络设计方案本设计的核心问题是信号的模拟移相程控问题，其中包括波形相位以及波形幅度的程控。
在设计过程中，我们首先考虑了赛题中提供的方案。
如图1-1所示：V1VV2图1-1该模拟电路主要采用高、低通电路的临界截止点来产生极值相位的偏移。
当高、低通电路的截止频率等于输入信号频率时，根据其幅频特性，信号波形所产生的相位分别为45°和-45°，恰好满足赛题要求的连续相移范围-45°~45°的调节。
由于高、低通电路在截止点时会产生幅度的衰减，故电路在后级加了放大电路，且采用了电压串联负反馈的方式提高了输入阻抗并降低了输出阻抗，电路最后还设计有调幅装置，能够很好地满足A、B输出的正弦信号峰—峰值可分别在0.3V—5V范围内变化。
综上所述，该移相网络能够满足赛题的所有要求，且电路设计简单、易行，故我们直接采用了这种方式来产生模拟的相移输出。
1.2相位测量仪设计方案方案一：检相器可以利用正弦波形的正半周和负半周的对称特性。
基于单片机和CPLD的数字相位测量仪设计
测 量输 入 与输 出信 号 问 的相 差 △ｐ以便 确 定 线性 控 制 的 范 围 。 （ ， 常用 到的 一 般 测
量 工具 ， 比如 在 电力 系统 中 电 网 并 网合 闸时 ， 求 两 电 网 的电 信 要
号 相 同 ， 就 要 求精 确 的 测 量 两工 频 信 号 之 间 的相 位 差 。 有 测 这 还
形， 电路 图如 图 ２所 示 。 密 特触 发 器 在单 门限 电压 比较 器 的基 施
础 上 加 入 了 正反 馈 网 络 ， 以 有 效提 高抗 干 扰 能 力 ， 而 避 免 信 可 从
的 相位 。通 常所 谓 相 位 测量 是 指 对 两 个 同 频 率 信号 之 间 相 位 差
的 测量 。相 位 的 测 量很 重 要 ， 测 某元 件 的阻 抗 Ｚ 厶 因 此 如 ＝ ，
姚 晖 李 伟 季上 满 沈科杰 胡 娅 （ 浙江理工大学信息电子学院， 浙江 杭州 ３０ １ ） １０ ８
摘 要
介 绍 了数 字 式低 频 相 位 测量 仪 的 组成 、 作原 理 ， 出 了一 种基 于单 片机 和 可编 程 逻辑 器件 的 低频 数 字相 位 测 量 仪 的 工 提 设 计 方 案。 系统 以 Ａ ８ Ｃ ２单 片机 小 系统 及 Ａｌ ｒ 司 的 Ｅ Ｍ７ ２ Ｓ Ｃ８ — ５ Ｃ Ｌ 为核 心 ， 频 率 为 ２ Ｈ Ｔ９ ５ ｔ ａ公 ｅ Ｐ １８ Ｌ ４ １ Ｐ Ｄ 对 ０ ｚ到 ２ ｋ ｚ ０Ｈ 的 正 弦 波信 号 实现 精 确 测 频 、 相 ， 用 以 ８ ７ 测 并 ２ ９为 核 心 的键 盘 显 示 电路 给 以显 示 。 对 测 周 误 差进 行 了改进 分 析 。 设 计 还 该
Ｋｅ ｗｏｒｓ： ａ ｅ ｍ ｅ ｓ ｅ， ｙ ｄ ｐｈ ｓ ａ ｕｒ ＭＣＵ， ＣＰＬ ｆ Ｄ，ｅｑｕ ｎｃ ，ｒｏｒ ｒ ｅ ｙｅ ｒ
模电课程设计——数字式相位差测量仪
模电课程设计——数字式相位差测量仪小组成员：韦岸（组长）袁剑波农志兴杨勰一．数字式相位差测量仪的概念数字式相位差测量仪是利用MAX7219外界微处理器实现数码显示。
当两列同频率信号经过整形电路比较电路后，输出两列方波，然后通过微处理器对其进行处理，计算出两列信号的相位差，再向显示控制器下达显示指令，产生使LED显示器显示数码的电平，达到利用数码管显示相位差的效果。
这里，采用单片机的计数功能对输入脉冲进行计数，使计数器仪在两信号的相位差期间计数。
其功能，先将计数器进行清零，接下来检测输入的脉冲的上升沿，若上升沿到，则计数器开始工作，当下一个新号的上升沿到来的时候，计数器便停止计数，将计数器的结果送入锁存器进行锁存，再对计数器进行清零，这样，可是使计数器在下一次能正常工作。
该电路必须加计数锁存器，否则显示器上的数字会随计数器的状态而变化，所以要想稳定地显示测量结果，计数器的计数结果必须经锁存器锁存。
二．原理框图的构建相位差测量仪的原理框图，分辨率为1度。
基准信号（相位基准）f 经放大整形后加到锁相环的输入端，在锁相环的反馈环路中设置一个N=360 的分频器，使锁相环的输出信号频率为360f，但相位与f 相同，这个输出信号被用作计数器的计数时钟。
被测信号f s经过放大整形再2分频后得到f s/2与f/2送入由异或门组成的相位比较电路，其输出脉冲A的脉宽tp反映了两列信号的相位差：利用这个信号作为计数器的阀门控制信号，使计数器仅在f与f s的相位差tp内计数，这样计数器记得的数即为f与f s之间的相位差。
由于计数器时钟频率为360f，因此，一个计数脉冲对应1度。
计数的值经锁存译码后通过LED数码管显示。
D触发器用于判断f与f s的相位关系，当Q为1时，f超前于f s，相位取正值，符号位数码管显示全黑：当Q为0为0时，f滞后于f s，相位取负值。
原理框图三.电路原理图四.使用元件原理介绍（1）放大电路本设计采用的是LM324运算放大器，如下图：通过使用LM324运放器，我们可以使正弦波转变为方波。
数字式相位差测量系统(基于51单片机)
数字相差检测仪的制作专业：电气班级：XX班学号：XXXXXXXXXX 学生姓名：XXX指导教师：XX目录摘要： ............................................................................................................... 错误!未定义书签。
Abstract: ............................................................................................................. 错误!未定义书签。
第一章绪论. (5)1.1 测量相位差的作用和意义 (5)1.2 相位差测量的研究现状 (5)1.3本课题研究的主要内容 (7)第一章：最小二乘法以及快速傅里叶变换简介 (8)1.1：最小二乘法简介 (8)2.1 主程序流程图 (12)2.2位倒序算法实现 (12)2.4 FFT算法的实现 (13)2.5 AD采样的使用 (14)2.6 定时器的使用 (15)第三章：硬件电路设计 (17)3.1 移相电路的设计 (17)3.2 电压跟随器模块 (17)3.4 电源电路 (18)3.4.1 变压器简介 (18)3.4.2 单相全桥整流电路 (19)结论 (20)致谢 ................................................................................................................... 错误!未定义书签。
参考文献（Reference).. (21)附录： (22)基于最小二乘法的低频数字相位差检测仪的研究摘要：常见的相位差检测方法一般是过零法，通过外部硬件电路对正弦信号的零点进行检测，产生的脉冲信号出发MCU的外部中断，通过MCU的定时器计算出信号的频率以及相位差。
单片机频率相位测量仪的设计
单片机频率相位测量仪的设计
韩峰
【期刊名称】《辽宁师专学报（自然科学版）》
【年(卷),期】2006(008)003
【摘要】以单片机AT89C52及可编程逻辑器件为核心,构成完备的测量系统.可以对10 Hz～20 kHz频率范围的信号频率、相位等参数进行精确测量,测相绝对误差不大于1°;采用数码管显示被测信号的频率、相位差.其硬件结构简单,软件采用汇编语言实现,程序简单、可读写性强、效率高.与传统的电路系统相比,具有处理速度快、稳定性高等优点.
【总页数】2页(P76-77)
【作者】韩峰
【作者单位】鸡西大学,黑龙江,鸡西,158100
【正文语种】中文
【中图分类】TH73
【相关文献】
1.数字式频率相位差测量仪的设计 [J], 周永明;洪远泉
2.基于MSP430F149的RLC、频率及相位差测量仪的设计 [J], 李军骑;罗伟;郭佳平
3.基于单片机的低频数字相位测量仪的设计 [J], 史国清;倪晋平;刘文军
4.基于单片机和CPLD的数字相位测量仪设计 [J], 姚晖;李伟;季上满;沈科杰;胡娅
5.应用8051单片机IP设计相位测量仪 [J], 廖超平
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
１７１
科技创新导报 Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｎｏｖａｔｉｏｎ Ｈｅｒａｌｄ
学 术 论 坛
基于单片机的数字相位差测量仪
刘玉宾 刘许亮
（黄河水利职业技术学院 河南开封 ４７５００４）
摘 要：该系统采用单片机作为控制中心，应用了过零检测电路、锁相环倍频技术、计数电路、译码显示电路，实现了正弦信号相位差检测及相位差值显示，分辨率为１°，能满足低频信号相位差值测量要求。
关键词：相位差 锁相环 过零检测 单片机中图分类号：ＴＶ２１文献标识码：Ａ文章编号：１６７４－０９８Ｘ（２００７）１１（ｃ）－０１７１－０２
在波形检测中，若采用示波器观察两路正弦波，则只能显示正弦信号相对位置，信号的相位差值不能量化显示。
为了解决这个问题，本文介绍了一种通用性强、分辨率较高、能显示相位差值的测量系统。
该系统采用了单片机作为控制中心，应用锁相环倍频电路、计数电路、译码显示电路，实现了正弦信号相位差检测及相位差值显示。
１ 工作原理概述
该系统实现了对两路正弦信号的相位差检测，并显示相位差值，分辨率为１°。
１．１ 系统构成
选用８９Ｃ５２单片机作为各个工作模块的控制中心。
采用过零比较电路将正弦信号转化为ＴＴＬ电平信号，以实现和单片机接口。
相位差值的测量，采用可预置数十进制计数器进行计数。
计数器计数值的输出即为相位差值，通过译码电路译码显示。
１．２ 信号流程描述
基准信号ｒｅｆｅｒｅｎｃｅ＿Ｓ１，频率ｆ，经过过零比较，产生频率为ｆ的ＴＴＬ电平方波信号ｓｑｕａｒｅ＿Ｓ１。
ｓｑｕａｒｅ＿Ｓ１经过３６０倍倍频，输出ｍｕｌｔｉｐｌｙ＿Ｓ１，频率为３６０ｆ。
将ｍｕｌｔｉｐｌｙ＿Ｓ１作为计数电路的计数脉冲，同时将ｓｑｕａｒｅ＿Ｓ１连接到单片机的外部中断ＩＮＴ０；另一路正弦信号Ｓ２，经过零比较，输出的ＴＴＬ电平方波信号ｓｑｕａｒｅ＿Ｓ２接到单片机的外部中断ＩＮＴ１。
当单片机外部中断ＩＮＴ０响应，即检测到ｓｑｕａｒｅ＿Ｓ１的下降沿时，接通计数脉冲控制开关，ｍｕｌｔｉｐｌｙ＿Ｓ１送往计数器；外部中断ＩＮＴ１响应，即检测到ｓｑｕａｒｅ＿Ｓ２的下降沿时，断开计数脉冲控制开关，将计数器值送往ＢＣＤ译码器，驱动数码管显示两路正弦信号的相位差值。
１．３ 相位差值计算
Δｐ＝（Δｔ／Ｔ）×３６０Δｔ＝ｔ１－ｔ０＝ｔ３－ｔ２Ｔ＝１／ｆ
其中：Δｐ为相位差值；
ｆ为信号ｒｅｆｅｒｅｎｃｅ＿Ｓ１频率； Δｔ为两路信号的时间差。
２ 硬件电路设计
硬件系统由控制电路、过零比较电路、倍频电路、计数电路、译码显示电路五部分构成。
采用单片机８９Ｃ５２作为整个系统的控制中心，主要完成对ｓｑｕａｒｅ＿Ｓ１、ｓｑｕａｒｅ＿Ｓ２下降沿的检测，并对控制计数脉冲开关。
过零比较电路则采用工作于＋５Ｖ单电源方式，转换速率高，开环增益高的ＬＭ２９０１比较器实现。
为了达到对输入信号相位值分辨率为１°的精度，采用７４ＨＣ４０４６锁相环和ＣＤ４０４０组成３６０倍频电路，以满足系统要求。
计数电路用可预置数的十进制计数器７４ＬＳ１９０，可直接将计数值送往ＣＤ４５１１译码驱动显示。
硬件系统结构框如图２。
２．１ 时序逻辑控制电路
在系统中，单片机外部中断ＩＮＴ０、外部中断ＩＮＴ１检测ｓｑｕａｒｅ＿Ｓ１、ｓｑｕａｒｅ＿Ｓ２的下降沿，分别进入外部中断ＩＮＴ０和外部中断ＩＮＴ１服务程序。
在ＩＮＴ０中断服务程序中，将计数脉冲控制开关打开，计数器开始计数，同时译码器的锁存端有效；当进入ＩＮＴ１中断服务程序时，计数脉冲控制开关关闭，停止计数，译码器译码，驱动数码管显示。
２．２ 过零比较部分
正弦信号过零比较采用ＬＭ２９０１芯片，该芯片能对微弱信号进行比较、放大、整形为ＴＴＬ电平信号。
ＬＭ２９０１工作于＋５Ｖ单电源方式，转换速率高，开环增益高。
ＬＭ２９０１构成的过零比较器电路如图３所示。
２．３ 倍频技术
倍频技术采用锁相环实现，７４ＨＣ４０４６为锁相电路，将ＣＤ４０４０接成３６０进制的计数器，计数器的进位位通往７４ＨＣ４０４６的３脚输入端，作为锁相环的反馈回路。
锁相的意义是相位同步的自动控制，能够完成两个电信号相位同步的自动控制闭环系统叫做锁相环，简称ＰＬＬ。
锁相环主要由相位比较器（ＰＣ）、压控振荡器（ＶＣＯ）、低通滤波器三部分组成，如图４所示。
Ｎ进制的计数器的进位位作为锁相环的反馈回路，ｓｑｕａｒｅ＿Ｓ１为７４ＨＣ４０４６锁相电路
的另一输入端。
ｓｑｕａｒｅ＿Ｓ１和反馈回路信号的相位比较后自动调节，使得７４ＨＣ４０４６的输出端的频率变化，直到７４ＨＣ４０４６的两路输入端的输入信号的相位锁定为一恒定值。
当基准信号频率输入改变时，７４ＨＣ４０４６的相位比较器输出电压发生改变，控制内部的压控震荡器的震荡频率作相应的改变，经过Ｎ进制反馈回路后，通往锁相电路输入端，直到７４ＨＣ４０４６的两路输入端的输入信号的相位锁定为一恒定值，实现输出信号频率为输入信号的Ｎ倍。
７４ＨＣ４０４６构成的倍频电路如图５所示。
３ 软件设计
３．１ 软件结构及功能描述
系统软件共分３个功能模块。
（１）初始化程序模块：该模块对单片机的外部中断进行初始化设置以及译码器、计数器初始状态设置。
（２）外部中断ＩＮＴ０服务程序：该模块控制计数器清零操作、译码器锁存、接通计数脉冲控制开关。
（３）外部中断ＩＮＴ１服务程序：该模块控制计数脉冲开关断开、译码器数据送往显示电路显示。
３．２ 软件流程图及源代码
单片机是整个系统的控制中心，通过检测前向通道的信号，对计数电路、译码显示电路进行逻辑控制。
其软件设计控制流程如图６所示，部分程序段如下。
初始化程序模块：
ＭＡＩＮ：ＣＬＲ Ｐ１．０；断开计数脉冲开关ＳＥＴＢ Ｐ１．１ ；＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊ＣＬＲ Ｐ１．１ ；７４ＬＳ１９０＿ＰＬ送一负脉冲，置数为０
ＳＥＴＢ Ｐ１．１ ；＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊ＣＬＲ Ｐ１．２
ＳＥＴＢ Ｐ１．２ ； ＣＤ４５１１＿ＬＥ锁存有效ＣＬＲ Ｆ０ＳＥＴＢ ＥＴ０
ＭＯＶ ＴＭＯＤ，
＃０
１
Ｈ
１７２
科技创新导报 Ｓｃｉｅｎｃｅ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｎｏｖａｔｉｏｎ Ｈｅｒａｌｄ
ＭＯＶ ＴＨ０，＃０ＦＦＨ ；定时采样ＩＮＴ＿０、ＩＮＴ＿１
ＭＯＶ ＴＬ０，＃０ＦＨ
ＳＥＴＢ ＩＴ０ ；设置ＩＮＴ＿０中断方式为下降沿触发
ＳＥＴＢ ＩＴ１ ；设置ＩＮＴ＿１中断方式为下降沿触发
ＳＥＴＢ ＥＡ ；开总中断ＳＥＴＢ ＴＲ０
ＨＥＲＥ： ＳＪＭＰ ￥
外部中断ＩＮＴ０服务子程序：ＩＮＴ＿０： ＳＥＴＢ Ｆ０
ＣＬＲ Ｐ１．１ ； ７４ＬＳ１９０＿ＰＬ送一低电平，置数为０
ＳＥＴＢ Ｐ１．１ ； ７４ＬＳ１９０＿ＰＬ回高电平，置数完成
ＳＥＴＢ Ｐ１．２ ； ＣＤ４５１１＿ＬＥ锁存有效ＳＥＴＢ Ｐ１．０ ；接通计数脉冲控制开关，开始计数
ＲＥＴＩ
外部中断ＩＮＴ１服务子程序：ＩＮＴ＿１： ＭＯＶ Ｃ，Ｆ０ＪＮＣ ＮＸＴＣＬＲ Ｆ０
ＣＬＲ Ｐ１．０ ；关闭与门，停止计数ＣＬＲ Ｐ１．２ ；将７４ＬＳ１９０＿Ｑ０－－Ｑ３数据经过４５１１译码输出
ＣＬＲ ＥＸ０ＣＬＲ ＥＸ１
ＳＥＴＢ Ｐ１．２ ；将ＣＤ４５１１数据输出锁存ＮＸＴ： ＲＥＴＩ时钟中断子程序：
ＴＩＭＥＲ＿０：ＭＯＶ ＴＨ０，＃０ＦＦＨＭＯＶ ＴＬ０，＃０ＦＨＳＥＴＢ ＥＸ０ＳＥＴＢ ＥＸ１ＲＥＴＩ
４ 结语
本系统在调试过程中，倍频电路的噪声干扰是影响系统正常运行的关键因素，因此，需要在７４ＨＣ４０４６锁相电路的供电端并联电容，以滤除噪声干扰。
经调试，本系统能正常运行，且满足设计要求。
参考文献
［１］ 潘新民．王燕芳．微型计算机控制技术．北
京：人民邮电出版社，１９９９：５６－８９．
［２］ 柯南．非常电路图设计［Ｍ］．北京：中国铁道
出版社，１９９９：１０２－１５１．
［３］ 阎石．数字电子技术基础［Ｍ］．北京：高等教
育出版社，１９９９：１２４－１４３．
［４］ 邹逢兴．微型计算机硬件技术及应用基础
［Ｍ］．武汉：国防科技大学出版社，１９９９：１６１－１７５．
［５］ 王士元，吴芝芳．ＩＢＭ ＰＣ／ＸＴ 接口技术
及其应用［Ｍ］．天津：南开大学出版社，１９９０：５６－７５．
［６］ 纪宗南．单片机外围器件实用手册——输
入通道器件分册［Ｍ］．北京：北京航空航天大学出版社，１９９８．
［７］ 纪宗南．单片机外围器件实用手册——输
出通道器件分册［Ｍ］．北京：北京航空航天
大学出版社，１９９８．。