数字电子技术基础 第六章
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
米利型：
输出信号不仅取决于存储电路的状态，还取决于输入变量。
穆尔型：
输出信号仅仅取决于存储电路的状态。是米利型的特例。
状态机：State Machine简称SM。或称算法状态机 (Algorithmic State Machine，简称ASM)。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 分析步骤：
6.3.2 计数器
数字电路中使用最广泛。不仅可以用于对时钟脉 冲计数，还可以用于分频、定时、产生节拍脉冲 和脉冲序列以及进行数字运算。
分类：
按触发器是否同时翻转：同步和异步 按计数过程中数字增减：加法计数器、减法计数器和
可逆计数器。 按编码方式：二进制计数器、二-十进制计数器、格
雷码计数器等。 按计数容量分：如十进制计数器、六十进制计数器等。
两个部分。 2、存储电路的输出状态必须反馈到组合电路的
输入端，与输入信号一起，共同决定组合逻辑电 路的输出。
图6.1.1 串行加法器电路
图6.1.2 时序逻辑电路的结构框 图
几个概念
同步时序电路：
所有触发器状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：
触发器状态的变化不是同时发生的。
例 6.2.3 P256-P266 图6.2.3 例6.2.3的时序逻辑电路
图6.2.4 图6.2.3电路的状态转换图
三、状态机流程图（SM图）
State machine flowchart,或State machine chart
采用类似于编写计算机程序时使用的程序流程图 的形式。
使用的图形符号有三种：状态框、判断框和条件 输出框。
图6. 3.12 例6.3.10电路的时序图
除了具有二进制加法功 能外，还具有预制数、 保持和异步置零等附加 功能。
图6. 3.13 4位同步二进制计数器74161的逻辑图
图6. 3.15 用T 触发器接成的同步二进制减法计数器
图6. 3.16 单时钟同步十六进制加/减计数器74LS191
图6. 3.17 同步十六进制加/减计数器74LS191的时序图
6.2.2 时序逻辑电路的状态转换表、状态 转换图、状态机流程图和时序图
一、状态转换表 得到状态转换表的方法：将输入变量及电路初态
代入状态方程和输出方程，算出电路的次态和现 态下的输出值； 以得到的次态作为新的初态，和这时的输入变量 取值一起再代入状态方程和输出方程进行计算， 又得到一组新的次态和输出值。 继续重复，将全部的计算结果列成真值表的形式， 就得到状态转换表。
图6. 3.18 双时钟同步十六进制加/减计数器74LS193
图6. 3.19 同步十进制加法计数器电路
1、从给定的逻辑图中写出每个触发器的驱动方程。 （存储电路中每个触发器输入信号的逻辑函数式）。
2、将得到的这些驱动方程代入相应触发器的特性方 程，得出每个触发器的状态方程，从而得到由这些状 态方程组成的整个时序电路的状态方程组。
3、根据逻辑图写出电路的输出方程。
例 6.2.1 P262
图6.2.1 例6.2.1的时序逻辑电路
图6. 3.4 图6.3.3电路的电压波形
图6. 3.5 用JK触发器构成的移位寄存器
图6. 3.6 4位双向移位寄存器74LS194A的逻辑图
图6. 3.7 用两片74LS194A接成8位双向移位寄存器
例 6.3.1 P276-277
图6. 3.8 例6.3.1的电路
图6. 3.9 例6.3.1电路的波形图
分析异步时序电路要比分析同步时序电路复杂。
例 6.2.4 P270
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 用于寄存一组二值代码。 寄存器可用电平、脉冲或边沿触发的触发器组
成。 附加电路：异步置0、输出三态控制和“保持”
等。
并 行 输 入， 并 行 输 出 方 式。
例 6.2.2 P263
此电路没有输入逻辑变量. 初态Q1=0,Q2=0,Q3=0,代入状态方程组得到次
态和输出值. 重复将 得到的次态和输出值代入得到新的次态
和输出值.直到将所有的状态组合遍历,得到完整 的状2 图6.2.1电路的状态转换图
以箭头表示状态转换方向，箭头旁注明了状态转换前的输 入变量取值和输出值，通常输入变量写在斜线上方，输出变 量写在斜线下方。
数字电子技术基础 第六章 时序逻辑电路
Pan Hongbing
VLSI Design Institute of Nanjing University
6.1 概述
时序逻辑电路（sequential logic circuit） 电路结构上显著的特点： 1、通常包括组合电路和存储电路（必不可少的）
一、同步计数器 1、同步二进制计数器 通常用T出发器构成。 结构有两种： 1、控制输入端T的状态。 2、另一种是控制时钟信号。
图6. 3.10 用T 触发器构成的同步二进制加法计数器
图6. 3.11 图6.3.10电路的状态转换图
Cp为f0 Q0=1/2f0 Q1=1/4f0 Q2=1/8f0 Q3=1/16f0 分频器
图6. 3.1 74LS75的逻辑图
图6. 3.2 74LS175的逻辑图
二、移位寄存器
移位寄存器（Shift Register）除了具有存储代码的功能 以外，还具有移位功能。
可以用来实现数据的串行-并行转换、数值的运算以及数 据处理等。
图6. 3.3 用D触发器构成的移位寄存器
实现并行—串行转换 附加功能： 1）左、右移控制 2）数据并行输入、保持、 异步置零（复位）等功 能。
四、时序图
在输入信号和时 钟脉冲序列作用下， 电路状态、输出状 态随时间变化的波 形图称为时序图。
图6.2.8 图6.2.1电路的时序图
6.2.3 异步时序电路的分析方法
在异步时许电路中，只有那些有时钟信号的触发器才需要 用特性方程去计算次态，而没有时钟信号的触发器将保持 原来的状态不变。
比分析同步时序电路复杂。分析时要找出每次电路状态转 换时哪些触发器有时钟信号，那些没有时钟信号。
输出信号不仅取决于存储电路的状态，还取决于输入变量。
穆尔型：
输出信号仅仅取决于存储电路的状态。是米利型的特例。
状态机：State Machine简称SM。或称算法状态机 (Algorithmic State Machine，简称ASM)。
6.2 时序逻辑电路的分析方法
6.2.1 同步时序逻辑电路的分析方法 分析步骤：
6.3.2 计数器
数字电路中使用最广泛。不仅可以用于对时钟脉 冲计数，还可以用于分频、定时、产生节拍脉冲 和脉冲序列以及进行数字运算。
分类：
按触发器是否同时翻转：同步和异步 按计数过程中数字增减：加法计数器、减法计数器和
可逆计数器。 按编码方式：二进制计数器、二-十进制计数器、格
雷码计数器等。 按计数容量分：如十进制计数器、六十进制计数器等。
两个部分。 2、存储电路的输出状态必须反馈到组合电路的
输入端，与输入信号一起，共同决定组合逻辑电 路的输出。
图6.1.1 串行加法器电路
图6.1.2 时序逻辑电路的结构框 图
几个概念
同步时序电路：
所有触发器状态的变化都是在同一时钟信号操作下同时发生的。
异步时序电路：
触发器状态的变化不是同时发生的。
例 6.2.3 P256-P266 图6.2.3 例6.2.3的时序逻辑电路
图6.2.4 图6.2.3电路的状态转换图
三、状态机流程图（SM图）
State machine flowchart,或State machine chart
采用类似于编写计算机程序时使用的程序流程图 的形式。
使用的图形符号有三种：状态框、判断框和条件 输出框。
图6. 3.12 例6.3.10电路的时序图
除了具有二进制加法功 能外，还具有预制数、 保持和异步置零等附加 功能。
图6. 3.13 4位同步二进制计数器74161的逻辑图
图6. 3.15 用T 触发器接成的同步二进制减法计数器
图6. 3.16 单时钟同步十六进制加/减计数器74LS191
图6. 3.17 同步十六进制加/减计数器74LS191的时序图
6.2.2 时序逻辑电路的状态转换表、状态 转换图、状态机流程图和时序图
一、状态转换表 得到状态转换表的方法：将输入变量及电路初态
代入状态方程和输出方程，算出电路的次态和现 态下的输出值； 以得到的次态作为新的初态，和这时的输入变量 取值一起再代入状态方程和输出方程进行计算， 又得到一组新的次态和输出值。 继续重复，将全部的计算结果列成真值表的形式， 就得到状态转换表。
图6. 3.18 双时钟同步十六进制加/减计数器74LS193
图6. 3.19 同步十进制加法计数器电路
1、从给定的逻辑图中写出每个触发器的驱动方程。 （存储电路中每个触发器输入信号的逻辑函数式）。
2、将得到的这些驱动方程代入相应触发器的特性方 程，得出每个触发器的状态方程，从而得到由这些状 态方程组成的整个时序电路的状态方程组。
3、根据逻辑图写出电路的输出方程。
例 6.2.1 P262
图6.2.1 例6.2.1的时序逻辑电路
图6. 3.4 图6.3.3电路的电压波形
图6. 3.5 用JK触发器构成的移位寄存器
图6. 3.6 4位双向移位寄存器74LS194A的逻辑图
图6. 3.7 用两片74LS194A接成8位双向移位寄存器
例 6.3.1 P276-277
图6. 3.8 例6.3.1的电路
图6. 3.9 例6.3.1电路的波形图
分析异步时序电路要比分析同步时序电路复杂。
例 6.2.4 P270
6.3 若干常用的时序逻辑电路
6.3.1 寄存器和移位寄存器 一、寄存器 用于寄存一组二值代码。 寄存器可用电平、脉冲或边沿触发的触发器组
成。 附加电路：异步置0、输出三态控制和“保持”
等。
并 行 输 入， 并 行 输 出 方 式。
例 6.2.2 P263
此电路没有输入逻辑变量. 初态Q1=0,Q2=0,Q3=0,代入状态方程组得到次
态和输出值. 重复将 得到的次态和输出值代入得到新的次态
和输出值.直到将所有的状态组合遍历,得到完整 的状2 图6.2.1电路的状态转换图
以箭头表示状态转换方向，箭头旁注明了状态转换前的输 入变量取值和输出值，通常输入变量写在斜线上方，输出变 量写在斜线下方。
数字电子技术基础 第六章 时序逻辑电路
Pan Hongbing
VLSI Design Institute of Nanjing University
6.1 概述
时序逻辑电路（sequential logic circuit） 电路结构上显著的特点： 1、通常包括组合电路和存储电路（必不可少的）
一、同步计数器 1、同步二进制计数器 通常用T出发器构成。 结构有两种： 1、控制输入端T的状态。 2、另一种是控制时钟信号。
图6. 3.10 用T 触发器构成的同步二进制加法计数器
图6. 3.11 图6.3.10电路的状态转换图
Cp为f0 Q0=1/2f0 Q1=1/4f0 Q2=1/8f0 Q3=1/16f0 分频器
图6. 3.1 74LS75的逻辑图
图6. 3.2 74LS175的逻辑图
二、移位寄存器
移位寄存器（Shift Register）除了具有存储代码的功能 以外，还具有移位功能。
可以用来实现数据的串行-并行转换、数值的运算以及数 据处理等。
图6. 3.3 用D触发器构成的移位寄存器
实现并行—串行转换 附加功能： 1）左、右移控制 2）数据并行输入、保持、 异步置零（复位）等功 能。
四、时序图
在输入信号和时 钟脉冲序列作用下， 电路状态、输出状 态随时间变化的波 形图称为时序图。
图6.2.8 图6.2.1电路的时序图
6.2.3 异步时序电路的分析方法
在异步时许电路中，只有那些有时钟信号的触发器才需要 用特性方程去计算次态，而没有时钟信号的触发器将保持 原来的状态不变。
比分析同步时序电路复杂。分析时要找出每次电路状态转 换时哪些触发器有时钟信号，那些没有时钟信号。