集成电路互连技术
集成电路互连技术
4
1.2 集成电路对互连金属材料的要求
具有较小的电阻率 易于沉积和刻蚀 具有良好的抗电迁移特性
5
1.3 电迁移现象：
电迁移现象 是集成电路制造 中需要努力解决 的一个问题。特 别是当集成度增 加，互连线条变 窄时，这个问题 更为突出。
6
2、早期和目前应用最为广泛的 互连技术
7
2.1 早期互连技术----铝互连
在铝中加入硅饱和溶解度所需要的足量硅，形成Al-Si 合金，避免硅向铝中扩散，从而杜绝尖楔现象。
铝-掺杂多晶硅双层金属化结构 掺杂多晶硅主要起隔离作用。 铝-阻挡层结构
在铝与硅之间淀积一薄层金属，阻止铝与硅之间的作 用，从而限制Al尖楔问题。一般将这层金属称为阻挡层。
采用新的互连金属材料
解决Al/Si接触问题最有效的方法。
17
3.2 碳纳米管的结构
碳纳米管是由单层或多层石墨片按一定形式卷曲形成的中空 的无缝圆柱结构，是一种石墨晶体。碳纳米管的每层都是一 个C原子通过sp2杂化与旁边另外3个C原子结合在一起形成 六边形平面组成的圆柱。
18
3.3 碳纳米管的导电机制
碳纳米管的电子平均自由程约为1.6μm（室温下金属Cu的 电子平均自由程约为45nm ），如果碳纳米管长度小于这 个值，那么电子在碳纳米管中传输就可能为弹道输运，此 时碳纳米管的电阻跟管的长度无关 。
10
2.4 铝互连的不足（二）：电迁移现象
电迁移现象的本质 是导体原子与通过该导 体电子流之间存在相互 作用，当一个铝金属粒 子被激发处于晶体点阵 电位分布的谷顶的时候， 它将受到两个方向相反 的作用力： （1）静电作用力， （2）“电子风”作用 力，
集成电路设计中的多层互连技术研究
集成电路设计中的多层互连技术研究集成电路这玩意儿，在咱们如今的生活里那可是无处不在！从手机到电脑，从汽车到飞机，到处都有它的身影。
今天咱就来聊聊集成电路设计里的多层互连技术。
你知道吗？我有一次参加一个科技展览，看到了一块被拆解开来的集成电路板。
那密密麻麻的线路和微小的元件，就像一座微型的城市，每一条线路都是一条街道，每一个元件都是一座建筑。
而这其中的多层互连技术，就像是城市里复杂的交通网络，把各个部分紧密地连接在一起。
咱们先来说说为啥要有多层互连技术。
想象一下，如果集成电路里的线路都在一个平面上，那得多拥挤啊！就像一个狭窄的小胡同，人来人往，挤得不行。
所以多层互连技术就像是给线路们建了高楼大厦，让它们可以分层布局，互不干扰，大大提高了电路的集成度和性能。
多层互连技术里的材料选择也很有讲究。
比如说铜，它的导电性能那是相当不错，就像是高速公路一样，能让电信号快速通过。
但是铜也有它的“小脾气”，它容易扩散，这可不好办。
于是科学家们就得想办法，给它穿上一层“防护服”，来解决这个问题。
再说说多层互连中的绝缘层。
这绝缘层就像是线路之间的“隔离带”，把它们分隔得清清楚楚，不让它们“串门”，避免短路。
而且这“隔离带”还得足够结实，能经受住各种考验。
在多层互连技术的制造过程中，那可是跟绣花一样精细。
光刻技术就像是一把超级精确的剪刀，把线路的形状一点一点地剪出来。
而刻蚀技术呢，则像是一个细心的工匠，把不需要的部分一点点地挖掉。
每一个步骤都得小心翼翼，稍有差错，整个芯片可能就报废了。
还有啊，多层互连技术还得考虑散热的问题。
芯片工作的时候会产生热量，如果热量散不出去，那可就麻烦了。
这就好比人在大热天里，如果不能及时散热，就会中暑一样。
所以得设计好散热通道，让热量能够快速跑掉。
另外，多层互连技术还在不断地发展和创新。
新的材料、新的工艺不断涌现，就像是一场永不停歇的竞赛。
科研人员们都在努力，想让集成电路变得更小、更快、更强大。
集成电路工艺 接触与互连
金属线 接触面积A
重掺杂硅
c
1 dJ
dV V 0
定义：零偏压附近电流密
度随电压的变化率
比接触电阻 c 的单位: Wcm2 或 m2
接触电阻：
Rc
c
A
金属－Si之间， c在10-5～10-9 Wcm2 金属－金属之间， c<10-8 Wcm2
7.2 金属化
金
半
接
整流接触
微电子工艺学
Microelectronic Processing 第七章 接触与互连
张道礼 教授 Email: zhang-daoli@ Voice: 87542894
7.1 概述
后端工艺[backend of the line technology (BEOL)]：将器件连
接成特定的电路结构：金属线及介质的制作，使得金属线在电学和 物理上均被介质隔离。
7.2 金属化
如果我们以铜导线取代传统铝导 线，并采用低介电常数的介质 (k=2.6)取代二氧化硅，将可减 低多少百分比的RC时间常数？ （铝的电阻率为2.7µΩ∙cm，而 铜为1.7µΩ∙cm)。 解：
7.2 金属化
7.2 金属化
阻止电迁移的方法有 与0.5～4％铜形成合金(可以降低铝原子在晶间 的扩散系数。但同时电阻率会增加！)、以介质 将导通封闭起来、淀积时加氧。 由于铜的抗电迁移性好，铝-铜（0.5-4%）或铝 -钛（0.1-0.5%）合金结构防止电迁移，结合AlSi合金，在实际应用中人们经常使用既含有铜又 含有硅的Al-Si-Cu合金以防止合金化（即共熔） 问题和电迁移问题。
解：500℃时硅在铝中的扩散系数约 为2×10-8cm2/s，故扩散长度约为 60µm，铝与硅的密度比值约为 2.7/2.33=1.16；500℃时的S约为 0.8%。则被消耗的硅的厚度约为：
集成电路封装和可靠性Chapter2-1-芯片互连技术【半导体封装测试】
UESTC-Ning Ning1Chapter 2Chip Level Interconnection宁宁芯片互连技术集成电路封装测试与可靠性UESTC-Ning Ning2Wafer InWafer Grinding (WG 研磨)Wafer Saw (WS 切割)Die Attach (DA 黏晶)Epoxy Curing (EC 银胶烘烤)Wire Bond (WB 引线键合)Die Coating (DC 晶粒封胶/涂覆)Molding (MD 塑封)Post Mold Cure (PMC 模塑后烘烤)Dejunk/Trim (DT 去胶去纬)Solder Plating (SP 锡铅电镀)Top Mark (TM 正面印码)Forming/Singular (FS 去框/成型)Lead Scan (LS 检测)Packing (PK 包装)典型的IC 封装工艺流程集成电路封装测试与可靠性UESTC-Ning Ning3⏹电子级硅所含的硅的纯度很高，可达99.9999 99999 %⏹中德电子材料公司制作的晶棒(长度达一公尺，重量超过一百公斤)UESTC-Ning Ning4Wafer Back Grinding⏹PurposeThe wafer backgrind process reduces the thickness of the wafer produced by silicon fabrication (FAB) plant. The wash station integrated into the same machine is used to wash away debris left over from the grinding process.⏹Process Methods:1) Coarse grinding by mechanical.(粗磨)2) Fine polishing by mechanical or plasma etching. (细磨抛光)UESTC-Ning Ning5旋转及振荡轴在旋转平盘上之晶圆下压力工作台仅在指示有晶圆期间才旋转Method:The wafer is first mounted on a backgrind tape and is then loaded to the backgrind machine coarse wheel . As the coarse grinding is completed, the wafer is transferred to a fine wheel for polishing .。
集成电路互连技术汇总
常规结构
2.5 目前应用最广泛的互连技术----铜互连
IBM 6层Cu互连表面结构图
2.6 以Cu作为互连材料的工艺流程
金属填充通孔 溅射势垒和籽晶层
淀积介质材料 CMP金属层
光刻引线沟槽图形
去掉刻蚀停止层
去掉光刻胶
光刻通孔图形 刻蚀引线沟槽
刻蚀通孔 去掉光刻胶
淀积刻蚀停止层
2.7 Cu互连存在的问题
合金，避免硅向铝中扩散，从而杜绝尖楔现象。 铝-掺杂多晶硅双层金属化结构
掺杂多晶硅主要起隔离作用。 铝-阻挡层结构
在铝与硅之间淀积一薄层金属，阻止铝与硅之间的作 用，从而限制Al尖楔问题。一般将这层金属称为阻挡层。 采用新的互连金属材料
解决Al/Si接触问题最有效的方法。
2.4 铝互连的不足（二）：电迁移现象
铝互连的优点： 铝在室温下的
电阻率很低，与硅 和磷硅玻璃的附着 性很好，易于沉积 与刻蚀。由于上述 优点，铝成为集成 电路中最早使用的 互连金属材料。
2.2 铝互连的不足（一）：Al/Si接触中的尖楔现象
Al Si
Al/Si接触中的 尖楔现象2.3 Al/Si接触的改进
Al-Si合金金属化引线 在铝中加入硅饱和溶解度所需要的足量硅，形成Al-Si
✓ a 尺寸太大 ✓ b 导电能力不符合发展需求
3、下一代互连材料与互连技术
3.1 下一代互联材料与互连技术：碳纳米管互连
碳纳米管于1991年发现以来, 就一直是纳米科学领域的研究 热点。
由于其超高电流密度承载能力 的特性（碳纳米管上可以通过 高达1010A/cm2的电流 ），引 起了集成电路器件制造领域专 家的关注。
1.2 集成电路对互连金属材料的要求
tsv深宽比的定义
tsv深宽比的定义TSV深宽比的定义TSV（Through-Silicon Via）是一种用于三维集成电路中的垂直互连技术。
它通过将金属填充到硅背板中的孔洞中，实现不同层次芯片之间的电连接。
在TSV技术中，深宽比是一个重要的参数，它定义了TSV的深度和宽度之间的比值。
深宽比是指TSV的深度与宽度之间的比例关系。
在三维集成电路中，TSV的深度通常是由制程工艺决定的，而宽度则由设计要求和电流传输能力等因素决定。
深宽比的大小对于TSV的性能和可靠性都有重要影响。
深宽比的大小直接影响TSV的电阻和电容。
在TSV中，电阻是由于电流通过金属填充的孔洞而产生的。
当TSV的深度增加时，电流路径变长，电阻也会增加，从而影响信号传输的速度和功耗。
而TSV 的电容主要是由于孔洞周围的绝缘层而产生的。
当TSV的宽度增加时，绝缘层的面积增大，电容也会增加，从而影响信号传输的带宽和功耗。
深宽比的大小还影响TSV的可靠性。
在TSV中，电流通过金属填充的孔洞时会产生热量，这会导致温度升高。
当TSV的深度增加时，孔洞内部的散热效果变差，温度升高的速度也会增加，从而可能导致热失控和可靠性问题。
此外，深宽比还会影响TSV的机械强度。
当TSV的深度增加时，孔洞的纵向表面积增大，机械应力也会增加，从而可能导致结构失稳和断裂等问题。
因此，深宽比的选择需要综合考虑电性能和可靠性需求。
一般来说，较小的深宽比可以提高信号传输的速度和功耗，但可能会降低带宽和可靠性；而较大的深宽比可以提高带宽和可靠性，但可能会增加功耗和延迟。
在实际应用中，需要根据具体的设计要求和制程工艺的限制来选择合适的深宽比。
TSV深宽比是三维集成电路中的一个重要参数，它定义了TSV的深度和宽度之间的比值。
深宽比的大小影响着TSV的电阻、电容、可靠性和机械强度等性能指标。
在实际应用中，需要综合考虑电性能和可靠性需求，选择合适的深宽比。
只有通过合理的设计和制程技术，才能充分发挥TSV技术的优势，推动三维集成电路的发展。
半导体 第十五讲 互连
铝互连的不足（二）：电迁移现象
电迁移现象的本质是导体原 子与通过该导体电子流之间 存在相互作用，当一个铝金 属粒子被激发处于晶体点阵 电位分布的谷顶的时候，它 将受到两个方向相反的作用 力：
（1）静电作用力，方向沿 着电场（电流）的方向。 （2）由于导电电子与金属 原（离）子之间的碰撞引起的相 互间的动量交换，我们称之为 “电子风”作用力，方向沿着电 子流的方向。
以Cu作为互连材料的工艺流程
刻蚀引线沟槽 去掉刻蚀停止层 淀积刻蚀停止层 淀积介质材料 光刻通孔图形 去掉光刻胶 刻蚀通孔 溅射势垒和籽晶层 光刻引线沟槽图形 金属填充通孔 去掉光刻胶 CMP 金属层
电迁移现象是集成电路 制造中需要努力解决的 一个问题。特别是当集 成度增加，互连线条变 窄时，这个问题更为突 出。
早期互连技术：铝互连
铝互连的优点：
铝在室温下的电阻率仅为2.7μΩ·cm； 与n+ 和p+ 硅的欧姆接触电阻可以低至 10E- 6Ω/cm2；与硅和磷硅玻璃的附着 性很好，易于沉积与刻蚀。由于上述优 点，铝成为集成电路中最早使用的互连 金属材料。
• 引入铜工艺技术，可以说是半导体制造业的一场 革命。由此带来了设计、设备、工艺、材料、可 靠性以及工艺线管理等方面的巨大变化。从技术 层面上来说，涉及工艺线后段从光刻、等离子刻 蚀、铜金属化、化学机械抛光、多层介质、清洗 ，直到工艺集成的所有模块。 • 随着设计的进一步缩小，金属布线层不断增加， 随之而来的互联延迟也随之加大。
三层夹心结构
在两层铝膜之间增加一个约50nm的过渡金属层（如Ti）可以改 善铝的电迁移。这种方法可以使MTF值提高2-3个量级，但工艺 比较复杂。
采用新的互连金属材料
目前应用最广泛的互连技术：铜互连
什么是互连
什么是互连？随着深亚微米（Deep Sub-Micron）集成工艺的发展，集成电路中广泛存在宽度仅为深亚微米量级且多层分布的金属互连线，这些互连线已不能近似为一种等电势连接，而需要考虑在电路正常工作情况下，它们之间的电磁耦合寄生效应（Parasitic Effect）。
而且，与晶体管不同，互连线的寄生效应，随着集成电路特征尺寸的缩小和工作频率的增大而日益重要。
研究表明[1]，在高速集成电路中，限制其发展的主要因素不是器件的门时延，而是互连线的寄生元件引起的时间时延、互连线之间信号的串扰和电路功耗。
与标准逻辑单元中的短线以及模块电路中的中长线不同，顶层的全局互连线长度不随工艺缩减而减小。
因此在深亚微米技术下，全局互连线的性能成为系统整体性能的主要限制因素。
全局互连线的设计和优化会对系统的整体性能，包括延时、带宽、功耗等产生直接影响,从而在深亚微米集成电路设计中，对全局互连线的极限性能的研究具有一定的理论意义。
互连线是指连接两个元器件之间的传输线。
按照互连线所在的设计层次的不同，可以将互连线分为以下几种：印刷电路版上的互连线、连接电路版的电缆线、芯片内部的互连线、芯片封装时管脚和芯片之间的互连线。
本文所讨论的均是芯片内部的互连线。
芯片内的互连线大致可以分成三种[1-4]：第一种是短线，即局部互连线。
短线主要用于逻辑门之间或者速度不是很快的器件间的连接，通常短线的长度远远小于信号波长，短线的时延主要受到耦合电容的影响，对系统时延没有显著影响一般可以忽略。
第二种是中长线，即模块间互连线。
中长线信号传输速度比短线快，电感耦合效应也变得突出，因而容易引起很高的噪声，中长线需要采用低电阻率金属和中等厚度的绝缘介质。
第三种是长线，即全局互连线。
长线对电路性能起着关键作用，长线特别需要采用低电阻率金属以减小信号线和电源线的电阻损耗，需要厚的绝缘层来增加特征阻抗，减小时延，需要较宽的线间距以减少串扰，虽然线宽和宽间距可以减小RC 时延和串扰，但同样也会影响布线密度。
集成电路设计的最新技术和趋势
集成电路设计的最新技术和趋势随着信息技术不断发展，集成电路设计也在不断更新换代。
今天，我们就来谈谈集成电路设计的最新技术和趋势。
一、三维集成电路设计三维集成电路设计是近年来的一个热门技术，其基本思想是将不同层次的电路堆叠在一起，从而提高集成度。
这种技术可以有效地利用垂直空间，减小电路面积，提高电路性能。
因此，三维集成电路设计被认为是未来电路设计的主流趋势之一。
目前，三维集成电路设计已经被广泛应用于高端芯片的制造，如服务器、智能手机等。
二、互连技术互连技术是指如何将大量的互联网设备连接起来，形成一个庞大的网络。
在集成电路中，互连技术也是至关重要的一环。
随着芯片容量的不断扩大，互连技术变得越来越复杂，需要更加高效和可靠的解决方案。
目前，高速串行通信和光通信是最流行的互连技术，它们能够提高数据传输速度，并减少功耗。
三、人工智能人工智能已经成为近年来最热门的技术之一，它在集成电路设计中的应用也越来越广泛。
人工智能能够识别物体、语音、图像等，从而实现智能控制和自主决策。
在集成电路设计中，人工智能可用于优化电路布局、减少功耗、提高性能等方面。
例如，使用深度学习技术可以实现智能预测和异常检测，从而保障电路的稳定性和可靠性。
四、功耗优化功耗优化一直是集成电路设计的重点，随着智能设备的普及，功耗优化的意义更加凸显。
为减少功耗，目前大多数芯片采用了多种技术，如功率管理单元、时钟门控技术、电压调节等。
而且，一些新兴的技术，如体感识别技术、环境感知技术等，也可以帮助实现更加智能化的功耗优化。
总之，随着信息技术的不断进步，集成电路设计也在不断更新换代。
未来的集成电路设计将更加注重性能、功耗、智能化和可靠性等方面。
相信随着技术的不断发展，集成电路将在更多领域得到广泛应用。
封装互连技术
封装互连技术是一种将集成电路和外部电路连接在一起的技术，它包括引脚插装、倒装焊、载带自动焊、超声键合等。
这些技术可以用来将集成电路封装在印刷电路板、陶瓷或其他类型的基板上，以实现电路的集成化和小型化。
在封装互连技术中，引脚插装是最常见的一种。
它使用金属引脚将集成电路与外部电路连接在一起。
这种技术可以提供较好的电气性能和可靠性，因此在许多领域得到广泛应用。
倒装焊是一种将集成电路直接焊在基板上的技术，不需要使用引脚。
这种技术可以减小封装体积，提高封装密度，因此被广泛应用于便携式电子设备和移动通信领域。
载带自动焊是一种将集成电路放置在塑料或陶瓷载带上，然后通过焊接将载带与外部电路连接在一起的技术。
这种技术可以提供高速度、高精度和高可靠性的封装互连，因此在许多高可靠性领域得到广泛应用。
超声键合是一种利用超声波能量将两个金属表面连接在一起的技术。
这种技术可以提供高可靠性和高稳定性的封装互连，因此在许多高可靠性领域得到广泛应用。
总的来说，封装互连技术是实现电路集成化和小型化的关键技术之一。
随着电子设备的发展，对封装互连技术的要求也越来越高，需要不断改进和创新。
《集成电路封装与测试》芯片互连
引线键合技术
11
引线键合键合接点形状主要有楔形和球形，键合接点有两个，两 键合接点形状可以相同或不同。
球形键合
楔形键合
引线键合工艺参数
12
➢键合温度 WB 工艺对温度有较高的控制要求。过高的温度不仅会产生过多的氧化物影响键合质量，并
且由于热应力应变的影响，图像监测精度和器件的可靠性也随之下降。在实际工艺中，温控系 统都会添加预热区、冷却区，提高控制的稳定性，需要安装传感器监控瞬态温度 ➢键合时间
芯片焊区
芯片互连
I/O引线
半导体失效约有1/4-1/3是由芯片互连所引起，因此芯片互连对器件可靠性意义重大！！！
芯片互连技术概述
5
芯片托盘(DIE PAD)
芯片(CHIP)
L/F 内引脚 (INNER LEAD)
热固性环氧树脂 (EMC)
金线(WIRE)
L/F 外引脚 (OUTER LEAD)
IC 封装成品构造图
芯片互连常见方法
6
常见 方法
引线键合（又称打线键合）技术（WB） 载带自动键合技术（TAB）
倒装芯片键合技术（FCB）
这三种连接技术对于不同的封装形式和集成电路芯片集成度的限制各有不同的应用范围。 其中，FCB又称为C4—可控塌陷芯片互连技术。 打线键合适用引脚数为3-257；载带自动键合的适用引脚数为12-600；倒装芯片键合适用的引 脚数为6-16000。可见C4适合于高密度组装。
02 引线键合技术概述
引线键合技术
8
引线键合工程是引线架上的芯片与引线架之间用金线连接的工程。为了 使芯片能与外界传送及接收信号，就必须在芯片的接触电极与引线架的引脚 之间，一个一个对应地用键合线连接起来，这个过程称为引线键合。也称为 打线键合。
4第二章 互连技术FCB
2.4 倒装焊技术（FCB）2.4.1 FCB2.4.4 C42.4.5倒装焊接机简介*微组装工艺*一、FCB技术2.4.1FCB技术及特点倒装焊(FCB)是芯片与基板直接安装互连的一种方法。
在芯片连接的地方制作出突起的焊点，在后期操作中直接将芯片的焊点与基板的焊区形成连接。
WB和TAB互连法通常那是芯片面朝上安装互连、而FCB则是芯片面朝下,芯片上的焊区直接与基板上的焊区互连。
*微组装工艺*制作的凸点芯片既可以用于在厚膜陶瓷基板上进行FCB，又可以在薄膜陶瓷或Si基板上进行FCB，还可以在PCB上直接将芯片进行FCB。
使用FCB的基板一般有：陶瓷、Si基板、PCB环氧树脂基板。
Samples with Different DimensionsPCB 上不同尺寸倒装焊样品Flip Chip on Flexible substrate 在软质底板上倒装焊*微组装工艺*基板芯片表面互连线基板表面互连线凸点基板芯片表面互连线基板表面互连线*微组装工艺*二、发展历史1964倒装芯片出现；1969年，IBM公司C4技术（可控塌陷技术）；至今，已广泛应用于SIP,MCM,微处理器，硬盘驱动器以及RFID等领域。
*微组装工艺*三、FCB技术的优缺点优点：FCB的互连线非常短。
互连产生的杂散电容、互连电阻和互连电感均比WB和TAB小得多，从而更适合高频、高速的电子产品应用；FCB芯片安装互连占的基板面积小．因而芯片安装密度高。
此外，FCB芯片焊区可面阵布局、更适合高I／O数的LSI、VLSI芯片使用；芯片的安装、互连是同时完成的，这就大大简化了安装互连工艺，快速、省时，适于使用先进的SMT 进行工业化大批量生产。
*微组装工艺*缺点：芯片面朝下安装互连，会给工艺操作带来一定难度，焊点检查困难(只能使用红外线和X光检查)； 在芯片焊区一般要制作凸点，增加了芯片的制作工艺流程和成本；倒装焊同各材料间的匹配所产生的应力问题也需要很好地解决等。
《集成电路封装和可靠性》培训课件：芯片互连技术
Lead Scan (LS 检测)
Packing (PK 包装)
集成电路封装测试与可靠性
1 电子级硅所含的硅的纯度很高，可 达 99.9999 99999%
1 中德电子材料公司制作的晶棒(长度 达一公尺，重量超过一百公斤)
集成电路封装测试与可靠性
debris l e f t over from the grinding process.
1 Process Methods:
1)Coarse grinding by mechanical. ( 粗磨)
2)Fine polishing by mechanical or plasma etching. ( 细磨抛光)
14
集成电路封装测试与可靠性
Wire Bonding Technology -- Die Attach Process
Purpose:
The die attach process i s to attach the sawed die in the right orientation accurately onto the substrate with a bonding medium in between to enable the next wire bond f i r s t level interconnection operation .
刀刃
集成电路封装测试与可靠性
切割设备示意图
晶圆 工作台
Dicing Blade
Silicon Wafer Flame
Flame
Blue Tape
两次进刀切割法
Wafer sawing
集成电路封装测试与可靠性
先进集成电路中的光互连技术
先进集成电路中的光互连技术在当今科技飞速发展的时代，集成电路作为现代电子设备的核心组件，其性能的提升对于推动整个信息技术领域的进步具有至关重要的意义。
而在众多提升集成电路性能的技术中，光互连技术无疑是一颗璀璨的明星。
光互连技术是什么呢？简单来说，它是一种利用光信号来实现信息传输和交互的技术。
与传统的电互连技术相比，光互连具有许多显著的优势。
首先，光信号的传输速度极快。
光在真空中的传播速度接近每秒 30 万公里，这使得光互连能够实现超高速的数据传输，大大提高了集成电路的运行效率。
想象一下，当我们的电脑、手机等设备能够以如此惊人的速度处理和交换信息时，我们的工作、娱乐和生活将会发生怎样翻天覆地的变化。
其次，光互连具有更低的能耗。
在电互连中，由于电阻的存在，电流在传输过程中会产生热量，从而导致能量的损失。
而光在传输过程中几乎没有能量损耗，这对于降低集成电路的功耗、延长设备的续航时间具有重要意义。
特别是在如今移动设备普及的时代，低能耗的优势显得尤为突出。
再者，光互连能够有效地减少信号干扰。
在电互连中，相邻线路之间的电磁干扰是一个难以避免的问题，这会影响信号的质量和传输的准确性。
而光信号具有良好的抗干扰性，能够在复杂的环境中保持稳定的传输，从而提高了系统的可靠性。
为了实现光互连技术在集成电路中的应用，科学家们进行了大量的研究和创新。
其中，关键的技术包括光源的产生、光信号的调制和解调、光波导的制造以及光探测器的设计等。
在光源方面，目前常用的有半导体激光器。
这些激光器能够产生高频率、高强度的光信号，为光互连提供了稳定的光源。
而光信号的调制和解调则是实现信息加载和提取的关键步骤。
通过巧妙的设计，可以将电信号转换为光信号进行传输，并在接收端准确地将光信号还原为电信号。
光波导是光信号传输的通道，其制造工艺的精度和质量直接影响光互连的性能。
目前，常用的光波导制造技术包括光刻、刻蚀等，这些技术能够在微小的尺度上制造出高质量的光波导，确保光信号的高效传输。
超大规模集成电路铜互连电镀工艺
1.双嵌⼊式铜互连⼯艺 随着芯⽚集成度的不断提⾼，铜已经取代铝成为超⼤规模集成电路制造中的主流互连技术。
作为铝的替代物，铜导线可以降低互连阻抗，降低功耗和成本，提⾼芯⽚的集成度、器件密度和时钟频率。
由于对铜的刻蚀⾮常困难，因此铜互连采⽤双嵌⼊式⼯艺，⼜称双⼤马⼠⾰⼯艺（Dual Damascene），1）⾸先沉积⼀层薄的氮化硅（Si3N4）作为扩散阻挡层和刻蚀终⽌层，2）接着在上⾯沉积⼀定厚度的氧化硅（SiO2），3）然后光刻出微通孔（Via），4）对通孔进⾏部分刻蚀，5）之后再光刻出沟槽（Trench），6）继续刻蚀出完整的通孔和沟槽，7）接着是溅射（PVD）扩散阻挡层（TaN/Ta）和铜种籽层（Seed Layer）。
Ta的作⽤是增强与Cu的黏附性，种籽层是作为电镀时的导电层，8）之后就是铜互连线的电镀⼯艺，9）最后是退⽕和化学机械抛光（CMP），对铜镀层进⾏平坦化处理和清洗。
电镀是完成铜互连线的主要⼯艺。
集成电路铜电镀⼯艺通常采⽤硫酸盐体系的电镀液，镀液由硫酸铜、硫酸和⽔组成，呈淡蓝⾊。
当电源加在铜（阳极）和硅⽚（阴极）之间时，溶液中产⽣电流并形成电场。
阳极的铜发⽣反应转化成铜离⼦和电⼦，同时阴极也发⽣反应，阴极附近的铜离⼦与电⼦结合形成镀在硅⽚表⾯的铜，铜离⼦在外加电场的作⽤下，由阳极向阴极定向移动并补充阴极附近的浓度损耗。
电镀的主要⽬的是在硅⽚上沉积⼀层致密、⽆孔洞、⽆缝隙和其它缺陷、分布均匀的铜。
2.电镀铜⼯艺中有机添加剂的作⽤ 由于铜电镀要求在厚度均匀的整个硅⽚镀层以及电流密度不均匀的微⼩局部区域（超填充区）能够同时传输差异很⼤的电流密度，再加上集成电路特征尺⼨不断缩⼩，和沟槽深宽⽐增⼤，沟槽的填充效果和镀层质量很⼤程度上取决于电镀液的化学性能，有机添加剂是改善电镀液性能⾮常关键的因素，填充性能与添加剂的成份和浓度密切相关，关于添加剂的研究⼀直是电镀铜⼯艺的重点之⼀[1，2].⽬前集成电路铜电镀的添加剂供应商有Enthone、Rohm&Haas等公司，其中Enthone公司的ViaForm系列添加剂⽬前应⽤较⼴泛。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Cu互连面临的挑战
✓ 铜在硅和二氧化硅中都有很高的扩散率，这种高扩散率将破坏器件的 性能。可淀积一层阻挡层金属，作用是阻止上下层的材料互相混合。
阻挡层金属 铜
➢ 铜需要由一层薄膜阻挡层完全封闭起来，这层封闭薄膜的作用是加固附着并有效 地阻止扩散。
Cu互连面临的挑战
✓ 钽作为铜阻挡层金属：对于铜互连冶金术来说，钽、氮化钽和钽化硅 都是阻挡层金属的待选材料，阻挡层厚度必须很薄(约75Å)，以致它不 影响具有高深宽比填充薄膜的电阻率而又能扮演一个阻挡层的角色。
Cu互连面临的挑战
✓ 目前IC芯片内的互连线主要是铜材料，与原来的 铝互连线相比，铜在电导率和电流密度方面有了 很大的改进。但是，随着芯片内部器件密度越来 越大，要求互连线的线宽越来越小，铜互连的主 导地位也面临着严峻的考验。当芯片发展到一定 尺寸，在芯片内以铜作为互连线就会遇到一系列 问题。
Cu互连面临的挑战
倍的通路电阻。
Contents
集成电路互连技术简介 早期互连技术——铝互连 目前应用最广泛的互连技术——铜互连 其他互连技术——碳纳米管互连
其他互连技术——碳纳米管互连
✓ 碳纳米管（Carbon Nanotubes）于1991年发现以来, 就一直 是纳米科学领域的研究热点。
✓ 由于其超高电流密度承载能力的特性（碳纳米管上可以 通过高达1010A/cm2的电流 ），引起了集成电路器件制造领 域专家的关注。
Contents
集成电路互连技术简介 早期互连技术——铝互连 目前应用最广泛的互连技术——铜互连 其他互连技术——碳纳米管互连
目前应用最广泛的互连技术——铜互连
IBM利用亚0.25μm技术制备的 6层Cu互连表面结构的SEM图
✓ 金属铜的电阻率小于2.0μΩ·cm，使用金属铜取代传 统的金属铝，可以极大地降低互连线的电阻。 较低的电阻率可以减小引线的宽度和厚度，从而减
✓ 碳纳米管互连的研究目前主要都集中在Via上。
碳纳米管的结构
✓ 结构：碳纳米管是由单层或多层石墨片按一定形式卷曲形成的中空的无缝圆柱 结构，是一种石墨晶体。碳纳米管的每层都是一个C原子通过sp2杂化与旁边另 外3个C原子结合在一起形成六边形平面组成的圆柱。
碳纳米管的导电机制
✓ 碳纳米管的电子平均自由程约为1.6μm（室温下金属Cu的电子平均自由程约 为45nm ），如果碳纳米管长度小于这个值，那么电子在碳纳米管中传输就可 能为弹道输运，此时碳纳米管的电阻跟管的长度无关 。
铝互连的不足（一）
解决尖楔现象所引发的问题
✓ Al/Si接触的改进： Al-Si合金金属化引线
在铝中加入硅饱和溶解度所需要的足量硅，形成Al-Si合 金，避免硅向铝中扩散，从而杜绝尖楔现象。
铝-掺杂多晶硅双层金属化结构
掺杂多晶硅主要起隔离作用。
铝-阻挡层结构
在铝与硅之间淀积一薄层金属，阻止铝与硅之间的作用， 从而限制Al尖楔问题。一般将这层金属称为阻挡层。
其他IC中常用的金属
W（Tungsten）钨
✓ 一般采用WF6作为反应剂，用CVD的方法制备； ✓ 作为填充接触孔和通孔的钨塞（plug）； ✓ 接触孔越来越小且窄，需要更强的填充能力； ✓ PVD Al：台阶覆盖差，形成空洞； ✓ CVD W：优异的台阶覆盖及填缝能力； ✓ 电阻率较高（ 1.7uΩ•cm ），只能用于局部互连和金属塞。
CNT生长面临的挑战
Fe作为催化剂生长的CNT 700℃制得的CNT
➢ 图中所示为450摄氏度制 得的CNT，特点：长度比较 短，管径较粗，密度较小， 经分析得知，缺陷密度很高， 不能应用于集成电路互连。
✓ 而集成电路工艺中的最高温度是有限制的，温度超过450℃， 就有可能破坏其内部已经形成的电路结构，造成电路失败或 失效。所以，低温下碳纳米管生长的研究，是碳纳米管应用 于集成电路互连线中非常关键的一部分。
其他IC中常用的金属
Co（Cobalt）钴
✓ 导电性能更强、功耗更低； ✓ 钴可以实现更薄的内衬层； ✓ 钴晶体管触点可显著降低电阻和变异性； ✓ 钴相比铜沉积过程中结晶率小、晶界少、电阻小； ✓ 10 纳米和 7 纳米节点进入钴导线时代； ✓ “钴”时代即将登场，逐渐终结“钨”和“铜”的时代； ✓ 10 nm节点互连的最底部两个层导入钴材料，可以达到 5～10倍的电子迁移率改善，降低两
采用新的互连金属材料
解决Al/Si接触问题最有效的方法。
铝互连的不足（二）
电迁移现象
金属为良导体时，静电作用力将减 小，电子风作用力将起主要作用。
✓ 电迁移现象的本质是导体原子与通过该导体电 子流之间存在相互作用，当一个铝金属粒子被激 发处于晶体点阵电位分布的谷顶的时候，它将受 到两个方向相反的作用力： （1）静电作用力，方向沿着电场（电流）的方
向。 （2）由于导电电子与金属原（离）子之间的碰
撞引起的相互间的动量交换，我们称之为“电子风” 作用力，方向沿着电子流的方向。
铝互连的不足（二）
改进电迁移的方法
“竹状”结构的选择
“竹状”结构
常规结构
Al-Cu合金和Al-Si-Cu合金
在铝中附加合金成分也可以改进铝电迁移。将金属化材料由Al变 为Al-Si(1%-2%)-Cu(4%)合金，这些杂质在铝的晶粒间界的封凝可以 降低铝原子在铝晶粒间界的扩散系数，从而可以使MTF值提高一个 量级。但是Al-Si-Cu合金将使引线的电阻率增加，且不易刻蚀并易受 氯气的腐蚀。
其他IC中常用的金属
Ti（Titanium）钛
✓ TiSi2作为最常用的接触材料，常采用Ti 的硅化物自对准工艺；
✓ TiN能作为扩散阻挡层，有效防止铝或 钨向衬底扩散，还可以作为粘附层，提 高钨与SiO2的粘附能力；
✓ Ti作为接触层，能有效去除氧，避免形成铝或钨的氧化物，降低接触电阻；
✓ TiN可作为抗反射涂层（ARC），减少金属层在光刻工艺中的对光的反射。
三层夹心结构
在两层铝膜之间增加一个约50nm的过渡金属层(如Ti)可以改善铝 的电迁移。这种方法可以使MTF值提高2-3个量级，但工艺比较复杂。
采用新的互连金属材料
✓ 对于“竹状”结构的铝引线，与常规引线不同，组成多晶体的晶粒从下而上贯穿引线截面，整个引线截面图类似与 许多“竹节”的一条竹子，晶粒间界垂直于电流方向，所以晶粒间界的扩散不起作用，铝原子在铝薄膜中的扩散系数 和在单晶体中相同，从而可以使金属互连线的MTF(Median Time to Failure)值提高两个量级。
Innovation Drives Future
October 10, 2020
Contents
集成电路互连技术简介 早期互连技术——铝互连 目前应用最广泛的互连技术——铜互连 其他互连技术——碳纳米管互连
什么是集成电路互连技术
集成电路互连技术，就是将同一芯片内 各个独立的元器件通过一定的方式，连接 成具有一定功能的电路模块的技术。
✓ Al/Si接触时，由于Al在Si中的溶解度非常低， 而Si在Al中的溶解度却非常高。由于这一物理现 象，导致了集成电路Al/Si接触中一个重要的问题， 那就是Al的尖楔问题。
✓ 尖楔现象所引发的问题： 一般Al/Si接触中的尖楔长度可以达到1μm，而
集成电路中有源区的厚度一般都在纳米级别。因此 尖楔现象的存在可能使某些PN节失效。
IC互连金属化引入铜的优点
✓ 电阻率的减小：互连金属线的电阻率减小可以减少信号的延迟，增加芯片速度。 ✓ 功耗的减少：减小了电阻，降低了功耗。 ✓ 更高的集成密度：更窄的线宽，允许更高密度的电路集成，这意味着需要更少的
金属层。 ✓ 良好的抗电迁移性能：铜不需要考虑电迁移问题。 ✓ 更少的工艺步骤：用大马士革方法处理铜具有减少工艺步骤20％-30%的潜力。
目前CNT的发展现状
✓ 日本： 1000根CNTs的Via互连技术； ✓ 德国：20-60nm单根多壁CNT互连； ✓ 法国：单根40nm多壁CNT互连，特征电阻为30KΩ； ✓ 美国：定向生长CNT，填充SiO2并进行抛光实现了CNTs的互连； ✓ 国内：研究集中在CNT互连模拟领域， CNT互连研究处于起步阶段。
对未来的集成电路芯片，互连技 术已成为关键技术。
集成电路对互连金属材料的要求
具有较小的电阻率 易于沉积和刻蚀 具有良好的抗电迁移特性
电迁移现象
✓ 电迁移现象：一种在大电流密度作用下的质量输运 现象。质量输运是沿电子流动方向进行的，结果在一 个方向形成空洞，而在另一个方向则由于金属原子 的堆积形成小丘。前者将使互连引线开路或断裂， 而后者会造成光刻的困难和多层布线之间的短路。
铝互连的优点
Via-4
Top Nitride ILD-6
Metal-4 ILD-5
Metal-3 ILD-4
Bonding pad Metal-5 (Aluminum)
Metal-4 is preceded by other vias, interlayer dielectric, and metal layers.
而达到降低互联延迟的目的。
常用互联金属材料特性
✓ 以铝为主的金属化互连
优点：电阻低，可不加接触层、粘附层和阻挡层等， 工艺简单，产品价格低廉。 缺点：抗电迁移能力差。
✓ 以金为主的金属化互连
优点：抗电迁移能力强；采用金丝球形热压键合，键合点特别牢固，适于特殊要求的高可靠集 成电路。 缺点：粘附差，需要过渡层。
钽 铜
Cu互连面临的挑战
可接受的阻挡层金属的基本特征：
✓ 有很好的阻挡扩散作用； ✓ 高导电率具有很低的欧姆接触电阻； ✓ 在半导体和金属之间有很好的附着； ✓ 抗电迁移； ✓ 在很薄的并且高温下具有很好的稳定性； ✓ 抗侵蚀和抗氧化。
Cu互连面临的挑战
✓ 由于Via相对尺寸小，承载的电流密度更大，所以这一 问题在Via上更加严重，所造成的直接结果就是互连失 效。尤其是集成电路技术进入32nm后，互连线的电流 承载密度 将达 107A/cm2 ，这将 超 越 Cu 线的导电 能力 106A/cm2，迫使IC行业必须寻求新型互连材料。